[发明专利]零知识证明硬件加速器及其方法

权利要求书

1.一种用于计算零知识简洁非交互式知识论点zk-SNARK协议下的密码验证的处理单元，包括：

一个或多个乘法累加运算MAC单元；

一个或多个快速傅立叶变换FFT单元；和

一个或多个椭圆曲线处理器ECP单元，

其中：

所述一个或多个ECP单元被配置为在用于生成证明的ECP算法中减少标量d_i的位长度，从而所述密码验证需要较少的计算能力；并且

所述ECP算法为

其中：

N＝2ⁿ；

n11；

d_i是标量；并且

R_i和P_i是椭圆曲线上的点；

其中，所述一个或多个ECP单元被配置为：

找到关于所述标量d_i的最大值d₁和第二最大值d₂；

计算标量差d_diff，其比d₁和d₂具有较少的位；和

获得两个新的点对(d_diff，P₁)和(d₂，P_add)以替换原始点(d₁，P₁)和(d₂，P₂)；

其中：

P₁和P₂是椭圆曲线上相对于d₁和d₂的点；并且

P_add是P₁和P₂的相加。

2.根据权利要求1所述的处理单元，其中，所述MAC单元包括多个MAC块，其中：

所述多个MAC块中的每一个是有限域计算元件；并且

所述多个MAC块被划分为多个MAC块组，每个MAC块组被配置为执行数据运算并且由一个或两个MAC块组成。

3.根据权利要求2所述的处理单元，其中，所述多个MAC块中的每一个包括：

加法器；和

被配置为在有限域上执行蒙哥马利乘法的乘法器。

4.根据权利要求1所述的处理单元，其中，所述一个或多个FFT单元被配置为通过将大尺寸FFT运算或大尺寸iFFT运算分解为多个较小的FFT单元来执行大尺寸FFT运算和大尺寸iFFT运算。

5.根据权利要求4所述的处理单元，其中，所述较小的FFT单元包括1024点FFT单元和2048点FFT单元，其中：

所述大尺寸FFT运算具有2²¹个点；

所述大尺寸iFFT运算具有2²¹个点；

所述1024点FFT单元利用多个4基底的FFT单元；并且

所述2048点FFT单元利用多个2基底的FFT单元和多个4基底的FFT单元。

6.根据权利要求1所述的处理单元，其中，所述处理单元包括四个MAC单元、一个FFT单元和四个ECP单元。

7.一种用于计算在zk-SNARK协议下的密码验证的加速器，包括zk-SNARK引擎，其中，所述zk-SNARK引擎包括并行运行的一个或多个根据权利要求1所述的处理单元。

8.根据权利要求7所述的加速器，其中：

所述zk-SNARK引擎包括至少四个处理单元；并且

所述处理单元中的每一个包括四个MAC单元、一个FFT单元和四个ECP单元。

9.根据权利要求7所述的加速器，还包括双数据速率DDR控制器和DDR同步动态随机存取存储器SDRAM，其中，所述DDR控制器通信地耦接至处理器，其中，所述处理器被配置为执行用于响应指令的应用软件。