[实用新型]像素电路及显示面板

权利要求书

1.一种像素电路，其特征在于，包括：驱动晶体管和漏电抑制模块；

所述漏电抑制模块包括至少一个与所述驱动晶体管的栅极电连接的双栅晶体管，以及与至少一个所述双栅晶体管的中间节点电连接的控制单元，所述控制单元用于至少在发光阶段将预设电压传输至对应连接的所述中间节点以减小所述双栅晶体管的源漏极之间的压差；

所述驱动晶体管用于在所述发光阶段产生驱动电流并输出；

还包括数据写入晶体管，所述数据写入晶体管用于在数据写入阶段将数据电压写入至所述驱动晶体管的栅极；所述数据写入晶体管包括第一双栅晶体管，所述第一双栅晶体管与所述驱动晶体管的栅极电连接；所述漏电抑制模块包括所述数据写入晶体管以及第一控制单元，所述第一控制单元的控制端与第一控制信号输入端电连接，所述第一控制单元的第一端与第一预设电压输入端电连接，所述第一控制单元的第二端与所述第一双栅晶体管的中间节点电连接，所述第一预设电压输入端用于输入预设电压。

2.根据权利要求1所述的像素电路，其特征在于，所述数据写入晶体管与所述驱动晶体管的第一极电连接，所述像素电路还包括补偿晶体管，所述补偿晶体管连接在所述驱动晶体管的第二极和栅极之间；所述补偿晶体管包括第二双栅晶体管，所述漏电抑制模块包括所述补偿晶体管和第二控制单元，所述第二控制单元的控制端与第二控制信号输入端电连接，所述第二控制单元的第一端与第二预设电压输入端电连接，所述第二控制单元的第二端与所述第二双栅晶体管的中间节点电连接，所述第二预设电压输入端用于输入预设电压。

3.根据权利要求2所述的像素电路，其特征在于，还包括初始化晶体管，所述初始化晶体管与所述驱动晶体管的栅极电连接，用于在初始化阶段将初始化电压传输至所述驱动晶体管的栅极；

所述初始化晶体管包括第三双栅晶体管，所述漏电抑制模块包括所述初始化晶体管和第三控制单元，所述第三控制单元的控制端与第三控制信号输入端电连接，所述第三控制单元的第一端与第三预设电压输入端电连接，所述第三控制单元的第二端与所述第三双栅晶体管的中间节点电连接，所述第三预设电压输入端用于输入预设电压。

4.根据权利要求3所述的像素电路，其特征在于，所述第三控制单元与所述第一控制单元为同一控制单元，所述第三预设电压输入端与所述第一预设电压输入端为同一预设电压输入端，所述第三控制信号输入端与所述第一控制信号输入端为同一控制端；

或者所述第三控制单元与所述第二控制单元为同一控制单元，所述第三预设电压输入端与所述第二预设电压输入端为同一预设电压输入端，所述第三控制信号输入端与所述第二控制信号输入端为同一控制端。

5.根据权利要求3所述的像素电路，其特征在于，所述第二控制单元用于在所述第二控制信号输入端的控制下在所述发光阶段导通。

6.根据权利要求3所述的像素电路，其特征在于，所述第三控制单元用于在所述第三控制信号输入端的控制下在所述发光阶段导通。

7.根据权利要求2所述的像素电路，其特征在于，还包括发光控制模块，所述发光控制模块包括至少一个发光控制晶体管，所述发光控制模块连接在所述驱动晶体管的第一极与第一电源电压输入端之间，和/或连接在所述驱动晶体管和发光模块之间，所述发光控制晶体管用于在发光阶段导通。

8.根据权利要求7所述的像素电路，其特征在于，所述控制单元所包括的晶体管与所述发光控制晶体管的沟道类型相同；所述控制单元所包括的晶体管与所述发光控制晶体管的栅极均连接发光控制信号输入端。

9.根据权利要求1所述的像素电路，其特征在于，所述控制单元传输的所述预设电压的绝对值在所述控制单元连接的所述双栅晶体管的源极接入电压的绝对值与所述双栅晶体管的漏极接入电压的绝对值之间。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的像素电路。