[发明专利]对存储器件进行编程的方法及相关存储器件

说明书

在包括形成于衬底中的多个存储单元、顶部虚设储存区、底部虚设储存区、多个字线和多个位线的存储器件中，在第一时段期间，对所述多个位线中的选择的位线、所述衬底中的沟道区和所述衬底中的源极区进行预充电，并且在所述第一时段期间，向所述底部虚设储存区施加负预脉冲电压。在所述第一时段之后的第二时段期间，对所述多个存储单元中的选择的存储单元进行编程，其中，所述选择的存储单元被耦合到所述选择的位线和所述多个字线中的选择的字线。

本申请是申请日为2019年10月23日，名称为“对存储器件进行编程的方法及相关存储器件”，申请号为201980002588.5的发明专利申请的分案申请。

技术领域

本发明涉及一种对存储器件进行编程的方法及相关存储器件，并且更具体地涉及一种在对具有3D QLC结构的存储器件进行编程时减小编程干扰的方法及相关存储器件。

背景技术

半导体存储器已经变得越来越流行用于各种电子器件中。例如，非易失性半导体存储器被应用于蜂窝电话、数码相机、个人数字助理、移动计算器件、非移动计算器件和其他器件中。最近，已提出了使用三维(3D)堆叠存储器结构(有时被称为比特成本可缩放(BitCost Scalable，BiCS)架构)的超高密度的储存器件。例如，可以由交替的导电和电介质层的阵列形成3D NAND堆叠闪存器件。在这些层中钻存储孔，以同时限定许多存储层。然后通过用适当的材料填充存储孔来形成NAND串。存储单元的控制栅极由导电层提供。

单级单元(SLC)非易失性存储器只能每个存储元件存储仅一个比特，而多级单元(MLC)非易失性存储器可以每个单元存储多于一个比特。例如，每个单元具有16个电压电平的NAND存储器可以称为四级单元(QLC)存储器，并且可以表示每个单元4比特的数据。

每个平面NAND存储器由通过多个字线和位线连接的存储单元的阵列组成。逐页地将数据编程到平面NAND存储器中或从平面NAND存储器中读取该数据。为了减轻浮栅到浮栅耦合的影响，可以通过粗略和精细编程来对3D QLC NAND存储器进行编程以提高整体编程速度。在现有技术的编程方法中，通过粗略编程将第一字线编程为第一电压V_PGM1，通过粗略编程将第二字线编程为第一电压V_PGM1，通过精细粗略编程将第一字线编程为第二电压V_PGM2，通过精细粗略编程将第二字线编程为第二电压V_PGM2，其中V_PGM2V_PGM1。

在第一字线的精细编程期间，当选择的位线被预充电时，第一和第二字线之间的信号路径被切断，并且在对第一字线进行粗略编程时生成的残留电子不能被排出。因此，现有技术的编程方法往往引起编程干扰。

发明内容

本发明提供一种对存储器件进行编程的方法，所述存储器件包括形成于衬底中的多个存储单元、顶部虚设储存区、底部虚设储存区、多个字线和多个位线。所述方法包括：在第一时段期间，对所述多个位线中的选择的位线、所述衬底中的沟道区和所述衬底中的源极区进行预充电；在所述第一时段期间，向所述底部虚设储存区施加负预脉冲电压；以及在所述第一时段之后的第二时段期间，对所述多个存储单元中的选择的存储单元进行编程，其中，所述选择的存储单元被耦合到所述选择的位线和所述多个字线中的选择的字线。