[发明专利]一种基于FPGA的可逆投影压缩感知方法

说明书

本发明公开一种基于FPGA的可逆投影压缩感知方法，在上位机利用任务驱动字典学习算法训练出近似可逆投影矩阵U；上位机把投影矩阵U传输到下位机FPGA，并保存到RAM中；采用信号调理电路对FPGA对投影矩阵U进行调理；将调理后的U矩阵与被测信号采样乘加法器进行混频，获得混频采样数字信号Y；使用ADC对低维信号Y进行数字采样，FPGA将采样后的低维信号Y发送到上位机；上位机接收到采样信号Y后对信号X进行重构。本发明提出算法复杂度低，实时性好，远优于传统压缩感知算法；且利用FPGA的并行处理能力，实现压缩算法的数据吞吐量高。

技术领域

本发明属于压缩感知领域，具体涉及计一种基于FPGA的可逆投影压缩感知方法。

背景技术

自20世纪70年代以来，计算机和互联网的普及为人类的生产生活带来了极大的便利。与此同时，存储数据量的快速增长和传输速率的不断提高，使数据压缩技术开始得到广泛的关注和应用。例如，Tektronix公司的LPD64示波器的采样率为示波器的采样率为25GS/s以及12bit的分辨率，单通道每秒钟将产生300Gb的数据量。为解决海量数据带来的维数灾难的问题，研究学者提出了压缩感知系统，结合了信号的可压缩性、稀疏性和非相干性，运用压缩与采样相结合的方式，测量经过投影之后得到包含信号全部有效信息的观测值，从而使得有限维度的稀疏信号可以通过远少于奈奎斯特定理要求的采样频率进行采样，使得低于二倍原信号带宽采样成为可能。然而，现有压缩技术存在重构精度有限且重构算法复杂度高等问题，导致压缩感知技术的应用有诸多限制。

因此，本发明提出一种可逆投影压缩感知算法，利用驱动字典学习，得到一个可逆投影矩阵，对采样信号进行降维，以提高数据的压缩率，满足数据存储、传输速率和实时性的速率需求。

发明内容

发明目的：为了解决上述存在问题，本发明的提出一种基于FPGA的可逆投影压缩感知方法，复杂度低，实时性好，远优于传统压缩感知方法。

技术方案：本发明所述的一种基于FPGA的可逆投影压缩感知方法，包括以下步骤：

(1)在上位机利用任务驱动字典学习算法训练出近似可逆投影矩阵U；

(2)上位机把投影矩阵U传输到下位机FPGA，并保存到RAM中；

(3)采用信号调理电路对FPGA中存储的投影U矩阵进行调理；

(4)将调理后的U矩阵与被测信号X采样乘加法器进行混频，获得混频数字信号；

(5)对混频信号数字采样，获得数字信号Y；

(6)FPGA将采样后的低维信号Y发送到上位机；

(7)上位机接收到采样信号Y后对信号X进行重构。

进一步地，所述步骤(1)包括以下步骤：

(11)把数据集X分割为数据列x_i(n×1)，令X＝[x₁,x₂,…,x_n](x_i∈R^m)，字典D＝[d₁,d₂,...,d_n](d_i∈R^m)d_i表示字典原子，初始化为DCT字典；

(12)对奇异值分解：D＝MΛV^T，其中M表示左奇异矩阵，Λ表示奇异值矩阵，V表示右奇异值矩阵；

(13)计算低维字典：P＝M_h^TD，其中，h表示投影矩阵维度，M_h^T表示矩阵M_h的转置；