[发明专利]一种基于SRIO的FPGA接收引擎设计

说明书

本发明公开了一种基于SRIO的FPGA接收引擎设计，采用SRIO接收状态机、SRIO写数据包接收fifo、写数据包合并状态机、写命令fifo、写数据fifo、写存储器状态机组成接收引擎，采用SRIO逻辑层连接SRIO接收状态机，采用存储器连接写存储器状态机，既支持地址映射写入，又检测SRIO数据包地址是否连续，加大存储器单次写入的长度，提高FPGA数据接收的效率，实现外部主设备通过SRIO接口向FPGA内部地址映射写，减少存储器访问地址的频繁切换，节省存储器访问带宽，提高FPGA数据接收效率。

技术领域

本发明属于信号处理技术领域，具体涉及一种FPGA设计技术。

背景技术

串行RapidIO总线，简称SRIO，是专门针对嵌入式系统互联的总线接口。它具有硬件引脚数少、传输效率高、低延时、低功耗、抗干扰能力强等优点，单端口最高传输速率最高达25Gbps，被广泛用于嵌入式系统内片间、板间互联通信。

SRIO协议采用逻辑层、传输层和物理层的三层分级体系结构：顶层为逻辑层规范，定义了端点间传输的全部事务格式；中间层为传输层规范，定义了交换处理单元如何将传输的事务路由到目的端点；底层为物理层规范,定义了相邻器件的电气连接，如流量控制、电气特性及低级错误管理等。

SRIO逻辑层协议规定的事务分为directIO操作和Message操作，Message操作适合短消息的传输，分为MESSAGE事务和DOORBELL事务。DOORBELL事务即门铃事务，是最简短的SRIO事务，它仅占一个时钟节拍，固定携带一个16b的门铃字作为携带信息。directIO操作又称为直接DMA操作，主要面向大数据量的传输，分为读事务和写事务。

嵌入式系统通过SRIO接口向FPGA芯片传输其所需要的数据，通常用写事务传递大批量的数据。SRIO的写事务有三种：SWRITE事务，是协议开销最小的写事务，仅支持数据量为双字，即64b倍数的写操作；NWRITE事务，支持数据量为多个双字、字、半字或字节的写操作，不需要响应；NWRITE_R事务，与NWRITE事务类似，但需要给一个响应。

SWRITE事务、NWRITE事务、NWRITE_R事务均为带地址的写事务，支持向FPGA内部实施带地址映射的写操作。FPGA内接收逻辑对从SRIO接口接收到的数据包作地址解析，写入FPGA内部地址映射的存储空间，通常是FPGA的内部RAM存储器或FPGA本地挂接的DDR存储芯片。

在基于SRIO向FPGA内部进行地址映射写操作时，存在较大的存储器读写效率降低问题。原因在于，SRIO传输的数据包尺寸较小，一个数据包最多负载32个64b数据，但是FPGA本地存储器接口支持的单次读写尺寸较大，一般按照标准的AXI4读写接口，以64b为数据口宽度，单次读写的最大数据量为256个64b，两者不匹配。

常规的FPGA内部接收逻辑是，接收到一个SRIO小包，就向FPGA本地存储器发起一次写操作，导致了频繁向存储器发起写操作，长时间占用存储器访问通道。一般来说，FPGA本地存储器有其他访问源，同时对其进行读写访问。当存在大量的小数据读写操作穿插进行时，由于访问地址的频繁切换，会造成存储器访问效率急速降低。尤其是对于DDR存储器，其行间切换时间带来的开销，使存储器访问速度大幅度下降。

加大单次顺序写入的长度，可以提高SRIO向FPGA内部存储器的写效率。在很多应用中，对SRIO写入数据包，采取忽略地址、直接将数据顺序写入存储器的方式，加大对存储器单次写入的长度。但是，这种方式不支持地址映射写入，无法满足对FPGA内部存储器跳地址数据写入的场景需要。

实现FPGA内部存储器地址映射写操作的支持，使外部主设备可以实时改变对FPGA内部存储器的写入顺序，在应用中非常重要。如果不支持地址映射，FPGA就必须为每种写入顺序，专门定制一套接收逻辑，无法支持写入顺序的实时改变，使设计变得复杂。

发明内容