[发明专利]分层线程调度

说明书

本发明标题为“分层线程调度”。本文所述示例涉及图形处理设备，其包括存储器装置以及耦合到存储器装置的图形处理单元(GPU)，GPU可被配置成：执行指令线程；确定信号屏障是否与指令线程相关联；对于与指令线程相关联的信号屏障，确定信号屏障是否被清除；以及基于信号屏障被清除，允许与信号屏障标识符相关联的任何等待指令线程开始执行，但不允许不与信号屏障标识符相关联的任何等待线程开始执行。在一些示例中，信号屏障包含信号屏障标识符。在一些示例中，信号屏障标识符是多个值之一。在一些示例中，网关被用于接收信号屏障标识符的指示并且基于与信号屏障相关联的清除条件被满足来选择性地清除与信号屏障标识符相关联的等待指令线程的信号屏障。

背景技术

分层并行性(parallelism)是用于在中央处理单元（CPU）上执行应用的流行模型。例如，OpenMP应用编程接口版本1.0和向上支持C、C + +和Fortran中的多平台共享存储器并行编程。OpenMP应用编程接口定义了用于在计算平台上开发并行应用的接口。OpenMP提供引导(lead)线程来执行，并且然后分支到多个工作器线程，使得线程然后在计算环境中并发地运行。诸如IBM、Nvidia和AMD之类的各种供应商通过使用软件状态机来支持分层并行性。

附图说明

图1是根据实施例的处理系统的框图。

图2A-2D示出了由本文所述的实施例提供的计算系统和图形处理器。

图3A-3C示出了由本文所述的实施例提供的附加图形处理器和计算加速器架构的框图。

图4是根据一些实施例的图形处理器的图形处理引擎的框图。

图5A-5B示出了根据本文所述的实施例包括图形处理器核中所采用的处理元件的阵列的线程执行逻辑。

图6示出了根据实施例的附加执行单元。

图7是示出根据一些实施例的图形处理器指令格式的框图。

图8是图形处理器的另一实施例的框图。

图9A是示出根据一些实施例的图形处理器命令格式的框图。

图9B是示出根据实施例的图形处理器命令序列的框图。

图10示出了根据一些实施例的数据处理系统的示例性图形软件架构。

图11A是示出了根据实施例可以用于制造集成电路以执行操作的IP核开发系统的框图。

图11B示出了根据本文所述的一些实施例的集成电路封装组装件的截面侧视图。

图11C示出了包括连接至衬底的硬件逻辑小芯片(chiplet)的多个单元的封装组装件。

图11D示出了根据实施例的包括可互换小芯片的封装组装件。

图12、图13A和图13B示出了根据本文所述的各种实施例可以使用一个或多个IP核来制作的示例性集成电路和相关联的图形处理器。

图14描绘了多个线程团队的执行的示例。

图15描绘了从单个引导线程到多个工作器线程的转化的示例。

图16描绘了使用多个屏障(barrier)的示例。

图17描绘了使用屏障网关的示例。

图18描绘了可利用多个信号屏障标识符的值的矩阵上进行多线程执行的示例。

图19描绘了示例系统。

图20描绘了示例过程。

图21描绘了示例过程。

具体实施方式