[发明专利]一种噪声整形SAR ADC以及一种SOC

说明书

本申请公开了一种噪声整形SAR ADC，包括：比较器的第一正向输入端与电容式DAC相连，比较器的第二正向输入端与电容的第一端相连，电容的第二端与第一开关的第一端相连，第一开关的第二端与电容式DAC相连，第一开关的第一端与第二开关的第一端相连，第二开关的第二端与第三开关的第一端相连，第三开关的第二端与电容的第一端相连，比较器的输出端与SAR逻辑模块的输入端相连，SAR逻辑模块的输出端与电容式DAC相连；比较器的第一正向输入端、第一负向输入端和第二负向输入端均用于接收目标时序信号。利用该SAR ADC能够在提高SAR ADC转换精度的同时，也可以降低SAR ADC的占地面积和功耗。

技术领域

本发明涉及集成电路技术领域，特别涉及一种噪声整形SAR ADC以及一种SOC。

背景技术

现在SAR ADC(Successive Approximation Register Analog to Converter，逐次逼近式模拟数字转换器)被广泛应用于SOC(System On Chip，系统级芯片)中，但是，随着SAR ADC转换精度的提升，不仅SAR ADC中DAC的面积会呈指数增加，而且，SAR ADC中比较器的功耗也会呈倍数增加。也即，SAR ADC在其转换精度提升的同时，也增加了SAR ADC的占地面积和功耗。目前，针对这一技术问题，还没有较为有效的解决办法。

由此可见，如何能够在提高SAR ADC转换精度的同时，也可以降低SAR ADC的占地面积和功耗，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种噪声整形SAR ADC以及一种SOC，以能够在提高SAR ADC转换精度的同时，也可以降低SAR ADC的占地面积和功耗。其具体方案如下：

一种噪声整形SAR ADC，包括：第一开关、第二开关、第三开关、电容、电容式DAC、比较器和SAR逻辑模块；

其中，所述比较器的第一正向输入端与所述电容式DAC相连，所述比较器的第二正向输入端与所述电容的第一端相连，所述电容的第二端与所述第一开关的第一端相连，所述第一开关的第二端与所述电容式DAC相连，所述第一开关的第一端与所述第二开关的第一端相连，所述第二开关的第二端与所述第三开关的第一端相连，所述第三开关的第二端与所述电容的第一端相连，所述比较器的输出端与所述SAR逻辑模块的输入端相连，所述SAR逻辑模块的输出端与所述电容式DAC相连；所述比较器的第一正向输入端、第一负向输入端和第二负向输入端均用于接收目标时序信号；

所述SAR逻辑模块执行的逻辑动作包括：

当所述电容式DAC处于数据保持阶段时，则控制所述电容式DAC中的最高位电容连接Vref，并控制所述电容式DAC中除去所述最高位电容之外的其它电容接地，以使所述比较器从最高位电容到最低位电容依次确定出所述电容式DAC中每一个电容的输出值；当所述比较器确定出所述最低位电容的输出值时，则关断所述第一开关、导通所述第二开关和所述第三开关，并对所述电容进行复位；当所述电容复位时，则导通所述第一开关、关断所述第二开关和所述第三开关，以使所述电容式DAC内所存储的电荷量通过所述电容转移至所述比较器的第二正输入端，并使所述比较器完成数据转换。

优选的，所述电容式DAC具体为二进制电容阵列。

优选的，所述比较器具体为差分比较器。

优选的，所述差分比较器包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管；