[发明专利]用于执行指令以转换成16位浮点格式的系统和方法在审
申请号: | 202011497335.0 | 申请日: | 2019-10-30 |
公开(公告)号: | CN112527396A | 公开(公告)日: | 2021-03-19 |
发明(设计)人: | 亚力山大·F·海涅克;罗伯特·瓦伦泰恩;马克·J·查尼;拉阿南·萨德;梅纳赫姆·阿德尔曼;泽夫·斯帕波;阿米特·格拉德斯坦;西蒙·鲁巴诺维奇 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/38 | 分类号: | G06F9/38 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 杨佳婧 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 执行 指令 转换 16 浮点 格式 系统 方法 | ||
1.一种芯片包括:
多个存储器控制器;
二级L2缓存存储器,耦合到所述多个存储器控制器;
处理器,耦合到所述多个存储器控制器,并且耦合到所述L2缓存存储器,所述处理器具有多个核心,所述多个核心包括响应于格式转换指令来执行以下操作的核心,所述核心具有包括第一32位单精度浮点数据元素的第一源操作对象和包括第二32位单精度浮点数据元素的第二源操作对象:
将所述第一32位单精度浮点数据元素转换为第一16位浮点数据元素,其中,当所述第一32位单精度浮点数据元素为普通数据元素时,根据由所述格式转换指令指定的舍入模式执行转换,并且所述第一16位浮点数据元素具有符号位、8位指数、七个显式尾数位和一个隐式尾数位,并且其中,当所述第一32位单精度浮点数据元是非数据NaN数据元素时,所述第一16位浮点数据元素具有最高有效位被设置为1的尾数;
将所述第二32位单精度浮点数据元素转换为第二16位浮点数据元素,其中,当所述第二32位单精度浮点数据元素为普通数据元素时,根据所述舍入模式执行转换,并且所述第二16位浮点数据元素具有符号位、8位指数、七个显式尾数位和一个隐式尾数位,并且其中,当所述第二32位单精度浮点数据元是NaN数据元素时,所述第二16位浮点数据元素具有最高有效位被设置为1的尾数;以及
将所述第一16位浮点数据元素存储在目标寄存器的低阶一半部分,并且将所述第二16位浮点数据元素存储在所述目标寄存器的高阶一半部分;
互连件,耦合到所述处理器;以及
总线控制器,耦合到所述处理器。
2.根据权利要求1所述的芯片,其中,所述第一16位浮点数据元素和所述第二16位浮点数据元素是第一BF16格式数据元素和第二BF16格式数据元素。
3.根据权利要求1所述的芯片,还包括指令转换器,所述指令转换器用于将所述格式转换指令转换为能够由所述核心执行的不同指令集的一条或多条指令。
4.根据权利要求1至3中任一项所述的芯片,其中,所述多个核心包括图形核心。
5.根据权利要求1至3中任一项所述的芯片,其中,所述多个核心是异质的。
6.根据权利要求1至3中任一项所述的芯片,其中,所述处理器还包括:
第一寄存器,用于存储所述第一32位单精度浮点数据元素;以及
第二寄存器,用于存储所述第二32位单精度浮点数据元素。
7.根据权利要求1至3中任一项所述的晶片,其中,所述处理器包括:
附加的缓存存储器;以及
寄存器文件。
8.一种系统包括:
根据权利要求1至7中任一项所述的芯片;以及
与所述芯片耦合的系统存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011497335.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种地衣芽孢杆菌及其用途
- 下一篇:随动式钢丝绳探伤仪