[发明专利]一种基于Zynq UltraScale+ MPSoC平台的算法性能提升方法

说明书

一种基于Zynq UltraScale+MPSoC平台的算法性能提升方法，包括以下步骤：(1)可编程逻辑(PL)从传感器中采集数据，并将采集到的数据传输到DDR内存中；(2)RPU从DDR内存中读取原始数据，并进行时域算法处理，得到时域参数；(3)APU从DDR内存中读取原始数据，并进行频域算法处理，得到频域参数；(4)RPU将计算处理后得到的时域参数传输到APU中。本发明能够解决现有技术中CPU负担繁重、计算的方式灵活性差的问题。

技术领域

本发明涉及数字信号处理分析领域，具体涉及一种基于Zynq UltraScale+ MPSoC平台的算法性能提升方法。

背景技术

Zynq UltraScale+ MPSoC是Xilinx推出的第二代多处理SoC系统，在第一代Zynq-7000的基础上做了全面升级,在单芯片上融合了功能强大的处理器系统(PS)和用户可编程逻辑(PL)。

Zynq UltraScale+ MPSoC架构更智能的系统需要更多的通信和更高的计算带宽。更智能的手机、网络、数据中心、工厂、汽车和能源系统等层出不穷。从消费者到企业、工厂和基础设施，随着知识的增加以及对视觉和位置数据的更多使用，人们对于服务质量保证、安全服务和其它资源的需求也在提升。“大数据”(和小数据)应用需要越来越多的分析功能来实现控制处理、预配置、配置和整体系统管理的自动化。

Xilinx Zynq UltraScale+ MPSoC架构基于TSMC 16FinFET+处理技术，实现下一代UltraScale+ MPSoC。在Zynq-7000 SoC系列成功的基础上，全新的UltraScale+MPSoC架构进一步扩大了Xilinx SoC，支持真正的异构多处理功能，可为更智能系统的“适当任务提供适当引擎”。

现有技术信号处理方法如图1所示，整个系统基于PL+APU的软硬件协同方式实现，由PL部分实现数据采集功能，再由AXI总线接口将采集到的数据上传到DDR内存中，整个算法(时域及频域)的处理过程均在APU处理器中完成。在现有技术的振动信号分析过程中，需要同步采集多通道的AD数据并对各通道数据同时进行大量的数据处理，以得到振动分析所需要时域以及频域的参数。由于多通道AD数据同步采集，数据量巨大，又必须同时实时计算，所以计算量也非常巨大，传统的实现方式，即将全部的算法实现放在中央处理器中实现的话，需要比较长的时间，且CPU负担繁重，不利于现在的实时应用需求。采用FPGA实现部分计算的方式灵活性差，比如设定滤波器的上下截至频率等。

发明内容

本发明提供一种基于Zynq UltraScale+ MPSoC平台的算法性能提升方法，它能够解决现有技术中CPU负担繁重、计算的方式灵活性差的问题。

为解决上述问题，本发明采用如下技术方法：

一种基于Zynq UltraScale+ MPSoC平台的算法性能提升方法，包括以下步骤：

(1)可编程逻辑(PL)从传感器中采集数据，并将采集到的数据传输到DDR内存中；

(2)RPU从DDR内存中读取原始数据，并进行时域算法处理，得到时域参数；

(3)APU从DDR内存中读取原始数据，并进行频域算法处理，得到频域参数；

(4)RPU将计算处理后得到的时域参数传输到APU中。

进一步地，在所述步骤(1)中，将采集到的数据通过AXI高速接口传输到DDR内存。

更进一步地，在所述步骤(4)中，RPU将计算处理后得到的时域参数通过RPMSG协议传输到APU中。