[发明专利]高速UDP数据发送系统及方法

说明书

本发明提供了一种高速UDP数据传输系统及方法，所述高速UDP数据传输系统包括处理器、与所述处理器通信连接的发送加速器、与所述发送加速器和所述处理器通信连接的发送数据选择器，与所述发送数据选择器通信连接的三速MAC、与所述三速MAC通信连接的物理层PHY。通过以上方式，本发明在处理器中挂载发送加速器，使大量的实时数据在LwIP协议栈协同下，通过FPGA硬件逻辑加速的方式快速高效的发送，实现UDP发送效率和数据带宽的巨幅提高，以满足实际应用中的加速发送需求。

技术领域

本发明涉及高速网络数据传输技术领域，特别是涉及一种高速UDP数据发送系统及方法。

背景技术

在利用以太网技术传输大量实时数据且容忍偶发传输错误的应用场景下，考虑到通信效率与数据带宽要求，通常选用UDP(User Datagram Protocol，用户数据报协议)这种简单快速的端到端通信协议。

若仅依靠FPGA硬件逻辑实现完整的多层UDP通信过程，虽然UDP发送效率高且数据带宽大，但会消耗大量逻辑资源且系统复杂程度高；若仅依靠配备了CACHE存储器和以太网DMA(Direct Memory Access，直接存储器访问)设备的ARM Cortex M1处理器嵌入式SoC系统(System on Chip的缩写，称为芯片级系统)实现LwIP协议栈中的UDP分支，虽然节约资源、降低系统复杂度，但受Cortex M1软核本身的主频和处理能力，CACHE的多运行周期以及DMA的有限容量限制，会导致UDP发送效率低且数据带宽小，还是远不能满足实际需求。

因此，亟需提供一种新的高速UDP数据发送系统及方法以解决现存缺陷。

发明内容

基于此，本发明提供一种高速UDP数据发送系统及方法。

本发明提供了一种高速UDP数据发送系统，包括：处理器、与所述处理器通信连接的发送加速器、与所述发送加速器和所述处理器通信连接的发送数据选择器，与所述发送数据选择器通信连接的三速MAC IP、与所述三速MAC IP通信连接的物理层PHY，

所述处理器接收并解析外网的ARP数据帧，建立ARP缓存表，并将所述ARP缓存表保存的信息下发至所述发送加速器，所述ARP缓存表保存的信息包括相互匹配的IP地址和MAC地址；

所述发送加速器接收并存储外接的源数据总线传送的信息，根据所述处理器下发的信息以及所述源数据总线传送的信息计算UDP检验和以及IP首部检验和，根据所述UDP检验和以及所述IP首部检验和封装以太网数据帧和片选信号，并作为封装信息发送给所述发送数据选择器；

所述发送数据选择器根据所述封装信息在所述处理器和所述发送加速器中选择所述三速MAC IP的权限归属；

根据所述三速MAC IP的权限归属结果将符合所述三速MAC IP发送时序的以太网数据发送给所述物理层PHY。

优选的，所述发送加速器包括通信接口、FIFO缓存模块、UDP校验和计算模块、IP首部校验和计算模块以及以太网帧组包与发送模块。

优选的，所述通信接口为AHB总线接口。

优选的，所述处理器为软核处理器Cortex M1。

优选的，所述处理器嵌设于SOC系统中，所述SOC系统用于解析LwIP协议栈中的UDP。

优选的，所述三速MAC IP和所述物理层PHY之间的发送接口为RGMII接口。

本发明还提供了一种高速UDP数据发送方法，包括：

接收并解析外网的ARP数据帧，建立ARP缓存表；

获取所述ARP缓存表保存的信息，所述ARP缓存表保存的信息包括相互匹配的IP地址和MAC地址；