[发明专利]一种基于LMS算法逐次逼近式模拟数字转换器校准方法

说明书

本发明公开了一种基于LMS算法逐次逼近式模拟数字转换器校准方法，是一种采用两个整数型非二进制分段电容阵列的ADC的失调双注入数字LMS算法校准方案。逐次逼近型ADC的精度主要受DAC中单位电容的失配、寄生效应以及噪声等非理想因素的影响，其中最主要的是电容失配影响，在提高ADC精度方法上，采用数字校准的方式更加方便并可以实现更为复杂的功能。本发明所采用的LMS算法校准，属于后台校准的一种方法，在ADC正常工作阶段同步地进行，并不会影响正常的工作，在ADC工作中通过LMS算法对数值权重不断进行调节以达到提高精度的目的。在算法实现方面，LMS算法的计算复杂度低，硬件开销小，易于实现。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种基于LMS逐次逼近型模数转换器校准方法。

背景技术

模数转换器(Analog-to-Digital Converter,ADC)是实现连续模拟信号转换为离散数字信号必不可少的接口模块。ADC种类较多，然而逐次逼近型模数转换器(SuccessiveApproximation Rigister,SAR)ADC，因其结构简单、面积小、功耗低以及更适用于先进工艺的不断演进等独特优点，在便携式消费类电子产品、医疗器械设备、工业控制以及数字采集等领域得到广泛关注和应用。在上述应用领域中，对SARADC的性能提出了更高的要求。基于电容的SARADC通过逐次比较输入电压信号和电容阵列产生的电压值，从高位到低位，得到输入信号对应的数字编码。电容阵列产生的电压值由已得到的比较结果决定。SARADC的精度受限于各模块的噪声和电容的匹配。噪声可以通过电路设计方法达到要求指标。电容的匹配是由集成电路制造工艺决定。由于制造过程的不确定性，会造成系统偏差和随机偏差，直接影响到SARADC的精度和线性度。

发明内容

本发明选择采用数字校准技术方案实现基于LMS算法高精度、高优值的逐次逼近型ADC。提出了一种采用两个整数型非二进制分段电容阵列的ADC的失调双注入数字LMS算法校准方案。逐次逼近型ADC的精度主要受DAC中单位电容的失配、寄生效应以及噪声等非理想因素的影响，其中最主要的是电容失配影响，在提高ADC精度方法上，采用数字校准的方式更加方便并可以实现更为复杂的功能。本发明所采用的LMS算法校准，属于后台校准的一种方法，在ADC正常工作阶段同步地进行，并不会影响正常的工作，在ADC工作中通过LMS算法对数值权重不断进行调节以达到提高精度的目的。在算法实现方面，LMS算法的计算复杂度低，硬件开销小，易于实现。

为实现上述目的，本发明采用的技术方案为一种基于LMS算法的逐次逼近式模拟数字转换器校准方法，所述逐次逼近型模数转换器包括：两个相互独立且存在偏差的N位SAR ADC以及数字校准模块。其中两个独立的N位SARADC采用非二进制电容阵列，通过电容阵列结构中引入冗余量，再利用冗余量通过数字或模拟方法进行后处理，从而提高ADC精度。

数字校准模块是通过数字电路的形式实现LMS算发已达成校准目的。LMS算法即最小均方算法(Least Mean Square)，自适应滤波器(Adapative Filter)的典型算法，通过两路信号，一路为参考信号d，另一路信号通过滤波器(H)估计出d'和参考信号d之间要满足均方误差最小的判据，而初始状态下滤波器系数设置为W(0),得到的结果d'不满足误差最小的判据，此时采用自适应优化算法去调节系数W，在不断的迭代计算后，找到这样的W使得估计的d'和期望得到的d误差最小，而采取的最优化算法为随机梯度下降，也即是每进一个新数据x(t)求取它梯度并计算W，在这过程中x(t)和d(t)的误差是对应的。

校准方法具体步骤：

如图1所示,，ADC“A”是待校准的SAR ADC，ADC“B”是一个存在失配的SARADC，“A”和“B”相互独立。当上电工作时，两个不同的ADC分别对V_IN进行采样和量化，输出相应的数字码D_A和D_B。

在SARADC转换结束时，输入信号的值可以表示为