[发明专利]存储模块控制方法及装置

说明书

本发明提供一种存储模块控制方法，包括：依据读写请求状态，确定时钟的使能信号状态；依据所述时钟的使能信号状态，确定时钟的工作状态；依据所述时钟的工作状态，将读写信号发送至存储模块；依据所述读写信号，将所述存储模块中与所述读写信号对应的数据发送至调用接口。本发明能够在现有的存储结构基础上，降低存储模块的功耗。

技术领域

本发明涉及存储器技术领域，尤其涉及一种存储模块控制方法及装置。

背景技术

目前在芯片设计和制造领域，单位面积内晶体管数量剧增，主频越来越高，对于功耗的需求也在增加，因此降低功耗是芯片设计中不可或缺的一部分。不同芯片设计和制造厂商提供了不同的技术方案来降低芯片功耗，诸如不同模式的低功耗状态、存储单元制造工艺提升、调整工作频率等方案。当然也有在设计中提出通过降低静态随机存取存储器(SRAM)频率的方式降低功耗的方案。

前述的SRAM降功耗设计中，主流思路是改变SRAM存储结构。其主要的技术方向有两种，一种是降低读写过程中彼此存储单元间的相互关联度，减少行列操作时的单元影响度，实现降低功耗的目的；另一种是通过改变存储结构设计，降低漏电流和预充电时间达到降低功耗的目的。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

现有的SRAM降功耗设计中，需要改变SRAM存储结构，因此，会增加设计的难度和复杂度。

发明内容

本发明提供的存储模块控制方法及装置方法、装置及用户设备，能够在现有的存储结构基础上，降低存储模块的功耗。

第一方面，本发明提供一种存储模块控制方法，包括：

依据读写请求状态，确定时钟的使能信号状态；

依据所述时钟的使能信号状态，确定时钟的工作状态；

依据所述时钟的工作状态，将读写信号发送至存储模块；

依据所述读写信号，将所述存储模块中与所述读写信号对应的数据发送至调用接口。

可选地，依据读写请求状态，确定时钟的使能信号状态包括：

接收读写请求信号并确定所述读写请求信号的状态；

依据所述读写请求信号的状态，确定时钟的使能信号状态。

可选地，依据所述读写请求信号的状态，确定时钟的使能信号状态包括：

当所述读写请求信号为需要读写的状态时，确定时钟的使能信号状态为使能状态；

当所述读写请求信号为不需要读写的状态时，确定时钟的使能信号状态为非使能状态。

可选地，当所述读写请求信号为不需要读写的状态时，确定时钟的使能信号状态包括：

当所述读写请求信号为不需要读写的状态时，确定读写延迟时间；

当所述读写延迟时间结束时，确定时钟的使能信号状态为非使能状态。

可选地，依据读写请求状态，确定时钟的使能信号状态包括：

依据所述读写请求状态，确定缓存数据是否满足读写要求；

当所述缓存数据不满足读写要求时，确定时钟的使能信号状态为使能状态。

可选地，依据所述时钟的使能信号状态，确定时钟的工作状态包括：

当所述时钟的使能信号状态为使能状态时，确定所述时钟的工作状态为打开状态；

当所述时钟的使能信号状态为非使能状态时，确定所述时钟的工作状态为关闭状态。