[发明专利]像素电路和显示面板在审
申请号: | 202011194234.6 | 申请日: | 2020-10-30 |
公开(公告)号: | CN112289267A | 公开(公告)日: | 2021-01-29 |
发明(设计)人: | 杨路路;曹培轩;朱杰;张露;胡思明 | 申请(专利权)人: | 昆山国显光电有限公司 |
主分类号: | G09G3/3225 | 分类号: | G09G3/3225 |
代理公司: | 北京远智汇知识产权代理有限公司 11659 | 代理人: | 范坤坤 |
地址: | 215300 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 像素 电路 显示 面板 | ||
1.一种像素电路,其特征在于,包括:驱动晶体管、第一初始化模块和漏电抑制模块;所述第一初始化模块用于在初始化阶段,将初始化信号输入端输入的初始化信号传输至发光器件的第一极;
所述漏电抑制模块与所述驱动晶体管的栅极电连接,所述漏电抑制模块包括第一双栅晶体管和第一耦合电容,所述第一双栅晶体管的中间节点通过所述第一耦合电容与所述初始化信号输入端电连接。
2.根据权利要求1所述的像素电路,其特征在于,所述第一双栅晶体管包括第一子晶体管和第二子晶体管,所述第一子晶体管和所述第二子晶体管通过有源层串联,其中,所述第一子晶体管和所述第二子晶体管串联的公共节点作为所述第一双栅晶体管的中间节点。
3.根据权利要求1或2所述的像素电路,其特征在于,所述初始化信号输入端与初始化信号线电连接,所述初始化信号线与串联所述第一子晶体管和所述第二子晶体管的有源层交叠形成第一耦合电容。
4.根据权利要求1或2所述的像素电路,其特征在于,所述第一初始化模块包括第一初始化晶体管,所述第一初始化晶体管的栅极与第一扫描信号输入端电连接,所述第一初始化晶体管的第一极与所述初始化输入端电连接,所述第一初始化晶体管的第二极与所述发光器件的第一极电连接;
所述漏电抑制模块的第一双栅晶体管作为所述像素电路的补偿晶体管;
所述像素电路还包括数据写入晶体管、第一发光控制晶体管和第二发光控制晶体管;
所述驱动晶体管的第一极通过所述第一发光控制晶体管与第一电源电压输入端电连接,所述驱动晶体管的第二极通过所述第二发光控制晶体管与所述发光器件的第一极电连接;
所述补偿晶体管的第一栅极和第二栅极均与第二扫描信号输入端电连接,且所述补偿晶体管连接在所述驱动晶体管的栅极和所述驱动晶体管的第二极之间;
所述数据写入晶体管的栅极与所述第二扫描信号输入端电连接,所述数据写入晶体管的第一极与数据电压输入端电连接,所述数据写入晶体管的第二极与驱动晶体管的第一极电连接。
5.根据权利要求4所述的像素电路,其特征在于,还包括第二初始化模块,所述第二初始化模块包括第二双栅晶体管,所述第二双栅晶体管的第一栅极和第二栅极与第三扫描信号输入端电连接,所述第二双栅晶体管连接在所述初始化输入端与所述驱动晶体管的栅极之间;
所述第二双栅晶体管包括第三子晶体管和第四子晶体管,所述第三子晶体管和所述第四子晶体管通过有源层串联连接;所述第一电源电压输入端与第一电源线电连接,所述第三子晶体管和所述第四子晶体管之间的有源层与所述第一电源线交叠形成第二耦合电容。
6.一种显示面板,其特征在于,包括权利要求1-5任一项所述的像素电路。
7.根据权利要求6所述的显示面板,其特征在于,还包括沿第一方向延伸的多条初始化信号线、多条第一扫描信号线、多条第二扫描信号线和多条发光控制线,相邻两条所述发光控制信号线之间的区域内包括一条所述第一扫描信号线、一条所述初始化信号线和一条所述第二扫描信号线,且相邻两条所述发光控制信号线之间的区域内,在第二方向上,所述初始化信号线位于所述第一扫描信号线和所述第二扫描信号线之间;所述第二方向与所述第一方向相交。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于昆山国显光电有限公司,未经昆山国显光电有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011194234.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:二维码识别方法及装置
- 下一篇:一种神经网络的训练方法、装置以及计算机设备