[发明专利]一种继电保护装置多板卡时间同步方法及系统

权利要求书

1.一种继电保护装置多板卡时间同步方法，其特征在于，包括如下步骤：

获取所述多板卡的配置信息；

依据所述配置信息，将一所述板卡设置为主钟板卡，获取所述板卡连接的外部对时源类型，将其他所述板卡设置为从钟板卡；

判断所述主钟板卡是否连接有外部对时源；

如所述主钟板卡与所述外部对时源连接，控制所述主钟板卡获取所述外部对时源的时间信息，并将向所述从钟板卡传输自定义时间码流；

如所述主钟板卡未与所述外部对时源连接，则控制所述主钟板卡进行内部守时，并将向所述从钟板卡传输自定义时间码流。

2.根据权利要求1所述的继电保护装置多板卡时间同步方法，其特征在于，

所述外部对时源类型包括：B码对时、秒脉冲对时和分脉冲对时。

3.根据权利要求1所述的继电保护装置多板卡时间同步方法，其特征在于，所述多板卡包括：CPU和FPGA；

所述获取所述外部对时源类型并控制所述主钟板卡获取所述外部对时源的时间信息，包括：

控制所述主钟板卡的CPU获取所述配置信息中的所述外部对时源类型；

所述主钟板卡的FPGA获取所述CPU中的所述外部对时源类型，依据所述外部对时源类型进行解码，获取所述外部对时源的所述时间信息并进行对时。

4.根据权利要求3所述的继电保护装置多板卡时间同步方法，其特征在于，所述获取所述外部对时源的所述时间信息并进行对时，包括：

依据所述外部对时源的所述时间信息，控制所述FPGA在整秒时刻向所述CPU触发秒脉冲中断以及具体的时间信息；

控制所述CPU将系统时间在秒脉冲中断时刻整秒对齐清0，并获取所述时间信息进行对时。

5.根据权利要求1所述的继电保护装置多板卡时间同步方法，其特征在于，所述控制所述主钟板卡进行内部守时，包括：

控制所述主钟板卡的所述FPGA通过内部守时模块生成守时秒脉冲中断；

控制所述CPU以所述守时秒脉冲中断为基准整秒对齐；

控制所述FPGA以所述守时秒脉冲中断为基准向外发送自定义时间码流。

6.一种继电保护装置多板卡时间同步系统，其特征在于，包括：

获取模块，其用于获取所述多板卡的配置信息；

设置模块，其用于依据所述配置信息，将一所述板卡设置为主钟板卡，获取所述板卡连接的外部对时源类型，将其他所述板卡设置为从钟板卡；

判断模块，其用于判断所述主钟板卡是否连接有外部对时源；

控制模块，其用于在所述主钟板卡与所述外部对时源连接时，控制所述主钟板卡获取所述外部对时源的时间信息，并将向所述从钟板卡传输自定义时间码流；

所述控制模块还用于在所述主钟板卡未与所述外部对时源连接时，则控制所述主钟板卡进行内部守时，并将向所述从钟板卡传输自定义时间码流。

7.根据权利要求6所述的继电保护装置多板卡时间同步系统，其特征在于，

所述外部对时源类型包括：B码对时、秒脉冲对时和分脉冲对时。

8.根据权利要求6所述的继电保护装置多板卡时间同步系统，其特征在于，所述多板卡包括：CPU和FPGA；

所述控制模块包括：

第一控制单元，其用于控制所述主钟板卡的CPU获取所述配置信息中的所述外部对时源类型；

第二控制单元，其用于所述主钟板卡的FPGA获取所述CPU中的所述外部对时源类型，依据所述外部对时源类型进行解码，获取所述外部对时源的所述时间信息并进行对时。

9.根据权利要求8所述的继电保护装置多板卡时间同步系统，其特征在于，所述第二控制单元包括：

第一控制子单元，其用于依据所述外部对时源的所述时间信息，控制所述FPGA在整秒时刻向所述CPU触发秒脉冲中断以及具体的时间信息；

第二控制子单元，其用于控制所述CPU将系统时间在秒脉冲中断时刻整秒对齐清0，并获取所述时间信息进行对时。

10.根据权利要求6所述的继电保护装置多板卡时间同步系统，其特征在于，所述控制模块还包括：

第三控制单元，其用于控制所述主钟板卡的所述FPGA通过内部守时模块生成守时秒脉冲中断；

第四控制单元，其用于控制所述CPU以所述守时秒脉冲中断为基准整秒对齐；

第五控制单元，其用于控制所述FPGA以所述守时秒脉冲中断为基准向外发送自定义时间码流。