[发明专利]三角积分调制器、集成电路和三角积分方法

权利要求书

1.一种N位连续时间三角积分调制器SDM(800)，其特征在于，包括：

输入，其被配置成接收输入模拟信号(302)；

第一求和点(304)，其被配置成从所述输入模拟信号(302)减去反馈模拟信号(303)；

回路滤波器(306)，其被配置成对来自所述第一求和点(304)的输出信号进行滤波：

N位模数转换器ADC，其包括被配置成将所述滤波后模拟输出信号(309)转换成数字输出信号(314)的至少一个1位ADC，其中每个1位ADC包括至少一对比较器锁存器(336、356)；以及

反馈路径(316)，其用于将所述数字输出信号路由到所述第一求和点(304)，其中所述反馈路径(316)包括被配置成将所述数字输出信号(314)转换成模拟形式的多个数模转换器DAC；

其中所述N位SDM(800)的特征在于，所述ADC包括校准电路(650、840)或可操作地耦合到校准电路(650、840)，所述校准电路耦合到所述至少一对比较器锁存器(336、356)的输入和输出并且被配置成将相应校准信号以时间交错方式施加到所述至少一对比较器锁存器(336、356)的个别比较器锁存器，且响应于所述相应校准信号的锁存后输出而校准所述比较器锁存器的比较器误差。

2.根据权利要求1所述的N位连续时间SDM(800)，其特征在于，所述校准电路(840)被配置成使用至少两个级操作，其中第一级执行所述至少一对比较器锁存器(336、356)的粗略校准，并且至少一个第二级执行所述至少一对比较器锁存器(336、356)的精细校准。

3.根据权利要求1或权利要求2所述的N位连续时间SDM(800)，其特征在于，所述校准电路(840)包括粗略校准电路(676、678)或可操作地耦合到粗略校准电路(676、678)，并且所述N位连续时间SDM(800)另外包括主控制器(801)，其被配置成施加一个或多个控制信号以选择所述至少一对比较器锁存器(336、356)中的一个或多个相应比较器锁存器以进行校准。

4.根据权利要求3所述的N位连续时间SDM(800)，其中所述主控制器(801)选择粗略校准或精细校准模式并且选择所述至少一对比较器锁存器(336、356)中的相应比较器锁存器，且扫描输入到所述选定的相应比较器锁存器的连续修改步骤的校准代码，以识别粗略校准代码、精细校准代码中的一个。

5.根据权利要求4所述的N位连续时间SDM(800)，其中以最少步骤将输入到所述选定的相应比较器锁存器的所述校准代码从-满刻度扫描到+满刻度，以识别粗略校准代码、精细校准代码中的一个，以及响应于检测到正确的校准代码，所述校准电路(840)选择等于正确校准代码的代码值或小于所述正确校准代码的至少一个代码值以用于正常操作模式。

6.根据在前的任一项权利要求所述的N位连续时间SDM(800)，其特征在于，所述比较器锁存器的所述校准的比较器误差包括来自以下项的群组中的至少一个：校准的比较器偏移误差、校准的比较器定时误差、校准的比较器参考误差。

7.根据在前的任一项权利要求所述的N位连续时间SDM(800)，其特征在于，所述校准电路(840)被配置成以足以捕获所述比较器锁存器的比较器误差的单级方式操作，由此所述单级以下任一者：

仅粗略校准电路(676、678)，所述粗略校准电路被配置成执行所述至少一对比较器锁存器(336、356)的粗略校准；

仅具有校准DAC(664)的精细校准电路，所述精细校准电路被配置成执行所述至少一对比较器锁存器(336、356)的精细校准。