[发明专利]一种FPGA架构的防止数据阻塞方法、装置、设备和介质

权利要求书

1.一种FPGA架构的防止数据阻塞方法，其特征在于，包括：

通过通道动态开闭方法对待判断数据通道进行检测，获取有效数据通道；

选取其中一个有效数据通道的数据进行轮询，并通过超时预判方法对所述数据进行判断；

当所述数据存在异常，则直接对下一有效数据通道的数据进行轮询，并重复执行通过超时预判方法对所述数据进行判断的步骤，直至所有有效数据通道完成轮询结束；

其中，所述通过通道动态开闭方法对待判断数据通道进行检测，获取有效数据通道，包括：

解析初始化配置命令，当所述初始化配置命令为打开时，则将对应的数据通道作为待判断数据通道；

实时检测待判断数据通道的外部链路，当所述外部链路异常时，则关闭对应的所述待判断数据通道，并实时响应所述待判断数据通道的配置命令，实时检测所述待判断数据通道的外部链路；

当所述待判断数据通道的配置命令为打开或所述待判断数据通道的外部链路为恢复正常，则将所述待判断数据通道作为有效数据通道；

所述通过超时预判方法对所述数据进行判断，包括：

根据帧首和帧尾对所述数据进行划分，获取待检测数据包；

获取预设数据包发送周期，并将所述预设数据包发送周期作为间隔周期；

获取预设数据包发送长度，并基于所述预设数据包发送长度和模块时钟计算接收完成一个待检测数据包的接收时长；

基于所述间隔周期和所述接收时长计算预留时长；

基于所述间隔周期、所述发送长度、所述接收时长和所述预留时长对所述数据进行判断。

2.根据权利要求1所述的一种FPGA架构的防止数据阻塞方法，其特征在于，所述FPGA架构的防止数据阻塞方法还包括：

当所述外部链路异常时，则上报所述外部链路异常的情况；

基于所述外部链路异常的情况，调用链路异常恢复脚本对所述外部链路异常进行恢复处理。

3.根据权利要求1所述的一种FPGA架构的防止数据阻塞方法，其特征在于，所述基于所述间隔周期、所述发送长度、所述接收时长和所述预留时长对所述数据进行判断，包括：

当所述接收时长超过所述间隔周期，则判断所述数据存在异常；

当所述接收时长超过所述预留时长，则判断所述数据存在异常；

当所述发送长度超过预设最大长度，则判断所述数据存在异常。

4.根据权利要求1所述的一种FPGA架构的防止数据阻塞方法，其特征在于，所述通过超时预判方法对所述数据进行判断还包括：

检测所述数据是否存在帧首，若所述数据不存在帧首，则判断所述数据存在异常。