[发明专利]RapidIO交换网络数据速率可重配置硬件电路

权利要求书

1.一种RapidIO交换网络数据速率可重配置硬件电路，包括：用户接口单元、模块支持单元MSU、核心处理单元、RapidIO网络交换单元和测试转接单元，其特征在于：用户接口单元通过以太网与核心处理单元连接，模块支持单元通过Localbus总线、离散控制线相连核心处理单元，核心处理单元通过RapidIO总线相连RapidIO网络交换单元；RapidIO网络交换单元通过RapidIO总线分别与核心处理单元和测试转接单元连接；用户接口单元获取用户输入的RapidIO模式用户数据及速率配置信息，将速率配置信息数据组包通过CAN总线发送至模块支持单元，模块支持单元将用户输入的RapidIO模式用户数据及速率配置信息数据存储到本地非易失性随机访问存储器NVRAM中，并将配置相对应的时钟速率分别提供给核心处理单元、RapidIO网络交换单元，RapidIO网络交换单元将模块支持单元配置的工作时钟模式的配置信息及速率配置信息适配在所连接的PE节点模块；核心处理单元将模块支持单元配置的工作时钟、模式配置信息及速率配置信息部署在RapidIO网络管理软件，RapidIO网络管理软件控制RapidIO网络交换单元完成RapidIO网络路由配置及分配RapidIO网络ID号，建立各PE节点间的通信链路。

2.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：用户数据包括RapidIO网络路由配置信息、RapidIO的1x4模式选择参数、RapidIO的1.25Gbps\2.5Gbps\3.25Gbps速率参数以及RapidIO网络ID号。

3.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：RapidIO网络交换单元包含5片或者更多的交换芯片组成RapidIO交换矩阵，以用于扩展RapidIO端口互联更多的PE节点模块。

4.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：模块支持单元包含通过CAN总线相连用户接口单元的数字信号处理器DSP，通过XINTF总线与数字信号处理器DSP进行数据交互的复杂可编程逻辑器件CPLD。

5.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：用户通过用户接口单元输入RapidIO网络路由配置信息、RapidIO的1x4模式选择参数、RapidIO的1.25Gbps\2.5Gbps\3.25Gbps速率参数以及PE节点RapidIO网络ID号的网络参数，经由CAN总线输至模块支持单元，模块支持单元将配置信息存储到本地易失性随机访问存储器NVRAM中。

6.如权利要求3所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：复杂可编程逻辑器件CPLD读取NVRAM中的内容，重新进行配置，通过IO端口控制ICS844N255AKILF时钟分路器，产生1路固定的156.25M时钟和多路可编程125M差分时钟、100M差分时钟，将156.25M差分时钟送入时钟分配器，时钟分路器将156.25M差分时钟通过ONSEMI公司的NB7L14MMNG将其分成5路，分别送入RapidIO网络交换单元的5片TSI578交换芯片提供RapidIO工作时钟。

7.如权利要求6所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：CPLD产生5路100M时钟及一路66M时钟分别作为交换芯片和MPC8548E的工作时钟，将5片交换芯片的所有SP_IO_SPEED两个接口来配置交换机端口的数据传输速率设置控制信号连到CPLD，通过CPLD来控制交换芯片LANE控制表2所示的交换芯片速率；同时，CPLD通过时钟分路器为核心处理单元的MPC8548E芯片的RapidIO提供可选的100M差分时钟及可选125M差分时钟，其中100M差分时钟支持交换芯片速率控制表1所示的3.12Gbsp、125M差分时钟支持1.25Gbps\2.5Gbps。