[发明专利]栅极驱动单元、栅极扫描驱动电路和液晶显示装置

权利要求书

1.一种栅极驱动单元，其特征在于，包括：上拉输入模块、上拉模块、下拉模块、维持控制模块、维持模块、维持辅助模块和清零模块；

所述上拉输入模块，与驱动信号输入端和上拉控制节点连接，用于接收上级驱动信号，并在所述上级驱动信号为第一电平时，将所述上拉控制节点置为第一电平；

所述上拉模块，与所述上拉控制节点、第一时钟信号和驱动信号输出端连接，用于在所述上拉控制节点为第一电平时，将所述第一时钟信号与所述驱动信号输出端导通；

所述下拉模块，与所述驱动信号输出端、第二时钟信号和第二电平输入端连接，用于接收第二时钟信号，并在所述第二时钟信号为第一电平时，将所述驱动信号输出端与所述第二电平输入端导通；

所述维持控制模块，与所述维持模块的维持信号输入端和第四时钟信号连接，用于接收第四时钟信号，并在所述第四时钟信号为第一电平时，将所述维持信号输入端置为第一电平；

所述维持模块，与所述驱动信号输入端、所述上拉控制节点、第三时钟信号和所述第二电平输入端连接，用于在所述驱动信号输入端接收的上级驱动信号为第二电平且所述上拉控制节点被下拉为第二电平后使能，并在所述维持模块的维持信号输入端为第一电平且所述第三时钟信号为第二电平时，将所述上拉控制节点与所述第二电平输入端导通；

所述维持辅助模块，与所述上拉控制节点、所述第三时钟信号、所述驱动信号输出端和所述第二电平输入端连接，用于接收第三时钟信号，并在所述第三时钟信号为第一电平且所述上拉控制节点被下拉为第二电平时，将所述驱动信号输出端与所述第二电平输入端导通；

所述清零模块，与清零信号输入端、所述上拉控制节点、所述驱动信号输出端、所述维持信号输入端和所述第二电平输入端连接，用于接收清零信号，并在所述清零信号为第一电平时，将所述上拉控制节点、所述驱动信号输出端和所述维持信号输入端，与所述第二电平输入端导通；

所述维持辅助模块包括：第十七晶体管和第十三晶体管；

所述第十七晶体管的栅极与所述上拉控制节点连接，源极与所述第二电平输入端连接，漏极与所述第十三晶体管的栅极连接；

所述第十三晶体管的栅极与所述第三时钟信号连接，漏极与所述驱动信号输出端连接，源极与所述第二电平输入端连接。

2.根据权利要求1所述的栅极驱动单元，其特征在于，所述维持控制模块包括：第五晶体管；

所述第五晶体管的栅极和漏极均与所述第四时钟信号连接，源极与所述维持模块的维持信号输入端连接。

3.根据权利要求1所述的栅极驱动单元，其特征在于，所述维持模块包括：第十六晶体管、第六晶体管、第七晶体管和第八晶体管；

所述第十六晶体管的栅极与所述驱动信号输入端连接，源极与所述第二电平输入端连接，漏极与所述维持模块连接；

所述第六晶体管的栅极与所述上拉控制节点连接，源极与所述第二电平输入端连接，漏极与所述维持控制模块连接；

所述第七晶体管的栅极与所述第三时钟信号的输入端连接，源极与所述第二电平输入端连接，漏极与所述维持控制模块连接；

所述第八晶体管的漏极与所述上拉控制节点连接，源极与所述第二电平输入端连接，栅极与所述维持控制模块连接。

4.根据权利要求1所述的栅极驱动单元，其特征在于，所述下拉模块包括：第十一晶体管；

所述第十一晶体管的栅极与所述第二时钟信号连接，漏极与所述驱动信号输出端连接，源极与所述第二电平输入端连接。

5.根据权利要求4所述的栅极驱动单元，其特征在于，所述下拉模块还包括：第九晶体管；

所述第九晶体管的栅极与后级驱动信号输入端连接，漏极与所述上拉控制节点连接，源极与所述第二电平输入端连接。

6.根据权利要求1-5任一项所述的栅极驱动单元，其特征在于，所述上拉输入模块包括：第一晶体管；

所述第一晶体管的栅极和漏极均与所述驱动信号输入端连接，源极与所述上拉控制节点连接。