[发明专利]一种基于量子元胞自动机线延迟的比特位重排电路及方法

说明书

一种基于量子元胞自动机线延迟的比特位重排电路及方法，涉及量子元胞自动机电路设计技术领域，解决如何设计一种结构简单、面积小、功耗低、易于实现任何方式的重排的基于量子元胞自动机线延迟的比特位重排电路问题；利用与门阵列和传输线延迟将串行比特位流转化为全并行比特位；按照比特位重排要求，利用传输线延迟将全并行比特位转化为不同步的比特位；利用或门阵列将不同步的全并行比特位依次输出，构成一个重排后的串行比特位流；电路能够根据需要有效重排比特位流中比特位，结构简单、面积小、功耗低，能够实现比特位流反序重排；本发明为基于量子元胞自动机的纳米通信网络电路设计提供了新研究思路，对该研究方向的发展有较强实践意义。

技术领域

本发明涉及量子元胞自动机电路设计技术领域，具体是一种基于量子元胞自动机线延迟的比特位重排电路及方法。

背景技术

CMOS器件特征尺寸的不断缩减导致器件整体功耗增大、互连线面积增大，进而引发信息传递时延、漏电流以及寄生效应等一系列问题。为解决这些问题，纳米技术是一个很好的选择方案。2012年的国际半导体技术路线图组织给出了一些有潜力的纳米器件，其中量子元胞自动机(Quantum-dot Cellular Automata，QCA)以独特的信息传递方式构成一种新的计算范式。

量子元胞自动机最早在1993年由C.S.Lent等人提出，是一种基于量子点的纳米器件。通过电子占据量子点的位置来表征二进制信息。其基本元素是由四个量子点和两个可以自由移动的电子构成的QCA元胞，两个电子可以在四个量子点之间进行隧穿。电子之间由于库仑力的作用始终占据两个对角线的位置，通过库仑力传递信息，使其具有速度快、高集成度、无引线集成、功耗低等优点，量子元胞自动机利用特定的时钟控制和信息传递方式，解决了经典CMOS电路随着尺寸减少所带来的一些问题，因而成为极具竞争力的新型电子器件之一。

量子元胞自动机的一些基本概念：

1、QCA元胞

如图1所示，QCA元胞由处于正方形顶点的四个量子点和两个可以自由移动的电子组成，由于库仑作用，电子只有处于对角线上的量子点时才能达到稳定状态，分别对应极化状态P＝-1和P＝1，定义当P＝-1时对应二进制信息0，当P＝1时对应二进制信息1。

2、时钟

如图2所示，QCA电路中，必须引入时钟来控制信息的传输。时钟在QCA电路中主要起到两方面的作用：

(1)同步控制信息传输；

(2)提供电路所需能量，通常用四个相位差为90°的时钟来控制信息的传输，信息传输顺序为时钟0→时钟1→时钟2→时钟3，在电路中不同时钟区域的元胞分别用不同的颜色深浅来表示。

3、QCA电路的基本元件

QCA电路一般由门电路、直线传输线和交叉结构等基本逻辑单元构成。

(1)门电路

在QCA电路中最基本的逻辑单元是反相器和择多门；

如图3所示为QCA反相器的结构，QCA反相器是一个基本门器件，其输出值等于输入值的逻辑取反，反相器是QCA电路中一个非常重要的逻辑单元，它可以实现非门的功能。

如图4所示为QCA三输入择多门Maj3，即表决器的结构，其中a、b、c表示输入信号，f表示输出信号；通过将某个输入元胞的极化率固定为0或者1，可以实现与门或者或门。

(2)直线传输线

如图5所示为本发明的直线传输线的结构，直线传输线是QCA电路中最基本的逻辑单元，将QCA元胞按一条直线排列起来就构成了直线传输线，相邻元胞之间极性相同。当以此结构连接两个器件时，两个器件之间的延迟为一个周期，用D表示。

(3)交叉结构