[发明专利]一种通信链路层报文单粒子效应容错方法及装置

说明书

本发明公开了一种通信链路层报文单粒子效应容错方法及装置，通过在FPGA链路层中增加报文实时回读通道，对实时回读报文与原始应用数据进行比较，判断数据出错后基于两种错误处理方法实现了通信链路层报文传输过程的单粒子效应的容错处理。本发明所述方法不依赖于外部处理器，可避免因单粒子效应影响FPGA带来的SV、GOOSE报文误输出、引起保护误动等严重问题，大大提高了电力系统二次设备的可靠性。

技术领域

本发明涉及集成芯片单粒子效应检错纠错方法，具体涉及一种通信链路层报文单粒子效应容错方法及装置。

背景技术

随着高性能集成电路的技术发展，在电力系统二次设备中，采用通用处理器(CPU)、可编程逻辑门阵列(FPGA)等高性能集成电路芯片已成为主流趋势。但相较于传统电路，采用集成电路的数字芯片，工作电压低，设计复杂，相同情况下，特别是随着集成芯片工艺制程的提升，器件核电压的降低、门数的剧增，集成芯片中单粒子翻转(SEU，SingleEvent Upset)、单粒子功能中断和单粒子瞬态脉冲等一系列单粒子效应会越来越明显。电力系统二次设备中集成电路的抗空间辐射干扰能力逐渐成为电力系统二次设备可靠性的瓶颈，因此必须采取一定措施提高电力系统二次设备空间辐射容错能力，提高设备运行可靠性。

电力系统二次设备作为典型的嵌入式系统，须同时提供不同的通信接口，并行接入海量通信数据。电力系统内部常见的总线通信方式包括工业以太网、CAN、SPI、UART、专用通信接口等方式，每种总线方式具备相对独立的体系结构，在物理层、数据链路层等方面存在较大差异，不同总线接口之间的互联互通困难，业务数据难以在设备内部实现共享。将FPGA作为总线接口的载体，可充分利用FPGA电路工作的实时性和并发性，在各总线间进行协议转换，实现各类实时、非实时数据的通信、交换与共享。因此，电力系统二次设备采用的集成芯片中，可编程逻辑门阵列(FPGA)作为代表之一，具有可重载、扩展灵活性及并行高处理性能等一系列优点，可满足电力系统通信接口扩展，并行海量实时数据处理、高度定制化需求的要求，成为电力系统二次设备不可或缺的基础芯片。因此在进行电力系统二次设备集成芯片单粒子效应容错设计中，必须对FPGA芯片的单粒子效应容错设计进行研究。

在FPGA芯片受单粒子效应影响的功能模块不同，影响后果不同，如数据通信环节受单粒子效应影响，则传输的通信数据会随机性损坏，导致装置获取或输出数据错误，不仅会引起装置告警或闭锁，退出系统，甚至输出的错误SV、GOOSE数据导致保护装置误动作等问题，严重影响系统安全。

现有FPGA芯片抗单粒子效应检错纠错方法及系统的研究大部分集中于高辐照环境的航空航天应用，方式较多，检错纠错能力也较强，主要包括位流回读与刷写、检错纠错设计及三模冗余设计。

论文《航天用SRAM型FPGA抗SEU设计》中介绍了目前航天通用的FPGA抗SEU刷写设计。该方式基本原理为通过FPGA芯片配置接口进行配置RAM区数据的位流回读，再与原始配置数据进行比对，如出现不一致则发起重新配置，进行错误恢复。但是，通用回读并校验方式因需检查所有配置数据，检错纠错时间间隔较长，一般为数十毫秒左右，无法满足电力系统二次设备控制运行频率在kHz级以上的容错实时性要求。

论文《SRAM型FPGA SEU缓解与验证技术分析》给出了通用的纠错编码技术检错纠错设计。该方法是指通过在数据传输信道、RAM区内容按照一定规则增加校验信息后，通过校验信息进行检错纠错。基本原理是数据发送端在经过信源编码后的码元序列后附加上如汉明码等监督码元后进行存储或传输，这些监督码元与信息码元存在确定关联。在数据接收端，可以根据相应的编码原理，来检测数据位和校验位中的数据关系是否对应，从而对数据进行检错并进行一定错误的恢复。该方法虽然耗费资源少，具备一定的检错纠错能力，但仅适用于接收端的报文检错纠错，对于报文发送端不具备容错能力。

由于通信作为FPGA的主要功能之一，直接采用系统级的三模冗余会大大提高硬件设计成本，并不适用于成本敏感的电力系统二次设备中。