[发明专利]网络装置

说明书

一种网络装置经配置发送一同步封包至一从属装置，同步封包至少包括一时间戳记栏位及一校正栏位。网络装置包括计数电路、通讯晶片及处理器。计数电路用以提供一日历时间TOD。通讯晶片包括第一端口、第二端口及具有位元数N的时间戳电路。处理器耦接于通讯晶片的第一端口。处理器经配置以：根据日历时间TOD及位元数N取得一余数R；以及根据日历时间TOD及余数R填入同步封包。如此一来，即使网络装置的硬件位元数有限，本案仍可计算出完整的日历时间，大幅降低通讯晶片的制造成本。

技术领域

本案是有关于一种网络通讯装置，且特别是有关于一种提供时间同步的网络装置。

背景技术

网络时间协定(Network Time Protocol,NTP)是运用在网络装置之间的时间同步标准协定。随着电子元件的精密度提升，也发展出更高精确度的时间同步标准，IEEE 1588的精确时间协定(Precision Time Protocol,PTP)因应而生。举例而言，在布署许多网络装置的环境中，做为主要装置(Master device)的网络交换器可以提供时钟信息，透过在封包中携带时钟信息来提供给做为从属装置(Slave device)的网络装置，使得从属装置可以使用该时钟信息来校正本地时钟，达到与主要装置的时钟同步。

一般来说，网络装置搭载的网络晶片内建有计数器，而计数器的位元数则影响计数值的数值范围。举例而言，若计数器为32个位元数，则表示计数器在计数4294967296(即2³²)次之后，会因为溢位(overflow)而从0开始重新计数。换言之，在精度为1纳秒(nanosecond,ns)的时候，计数器只能提供0秒～4.294967295秒此区间内的计数值范围。由于超过此区间后计数器会重新计数，因此该数值范围并无法提供充足的日历时间TOD(Timeof Day)。

另一方面，目前的网络装置，例如网络交换器，是透过诸如媒体存取控制晶片(Media Access Control Chip,MAC Chip)之类的网络晶片来负责封包的接收及传送，因此需仰赖媒体存取控制晶片内的时间戳章计数器(timestamp counter)提供的数值，来记录接收及传送封包的时间。由于媒体存取控制晶片的时间戳章计数器的位元数有限，无法提供充足的日历时间，使得在基于精确时间协定下，搭载这样媒体存取控制晶片的网络交换器并无法作为主要装置(Master device)。

除此之外，网络交换器若欲做为主要装置并执行一步骤同步模式(1-StepSynchronization)，则网络交换器中搭载的实体层电路必须具备将发送时间填入封包中的能力，因此实体层电路将有较高的规格要求，而使得网络交换器的成本提高。

依照IEEE1588协定，一步骤同步模式是指主要装置只透过同步封包传送时间T1给从属装置，无需再发出跟随封包(Follow-up)，请参照图1，其绘示主要装置100与从属装置200操作于一步骤同步模式的示意图。主要装置100只需传送具备时间T1信息的同步封包(sync)至从属装置200，而此时间T1为主要装置100传送同步讯息的传送时间。从属装置200于时间T2收到此同步讯息后，于时间T3传送延迟请求封包(Delay Request)至主要装置100。主要装置100于时间T4时收到此延迟请求封包。回应此延迟请求封包，主要装置100会再次发送具备时间(T4)信息的延迟回应封包(Delay response)至从属装置200。透过这4个时间信息，从属装置200可以计算延迟时间，并使用此时间信息来更新本地时钟。一步骤同步模式可以提升时间更新效率，然而，需要特定硬件规格才能实现。

据此，有必要对于如何在不增加晶片成本下让网络交换器具有提供一步骤同步模式的能力。

发明内容

发明内容旨在提供本揭示内容的简化摘要，以使阅读者对本案内容具备基本的理解。此发明内容并非本揭示内容的完整概述，且其用意并非在指出本案实施例的重要/关键元件或界定本案的范围。以下将说明本案的网络装置及同步方法可使主要装置不需额外的硬件成本，即可达成对从属装置之间的一步骤同步。