[发明专利]一种突发密集数据融合处理及高精度同步装置及其方法

说明书

本发明涉及一种突发密集数据融合处理及高精度同步装置及其方法，其技术特点是：本发明包括：FPGA、CPU和调制器，两路信号通过FPGA内部模块的处理，后通过CPU使用VxWorks并采取中断自旋锁机制生成新波形输入调制器进行信号调制。本发明通过利用FPGA具有逻辑设计灵活、处理速度快、可并行处理等特点，在FPGA内完成两路存在传输延时数据的异步加权、同步叠加，较常规的两路信号单独接收、融合处理方式减少一半的中断处理和缩短了加权、叠加运算的时间，大大提升了融合速度、降低了CPU负担；利用中断自旋锁机制保障数据处理的强实时性，硬件发射脉冲机制保障了辐射波形数据高精度同步发射。

技术领域

本发明属于计算机通信领域，尤其是一种突发密集数据融合处理及高精度同步装置及其方法。

背景技术

据进行幅相融合处理后再发送调制器进行辐射，而传输路径的变化造成信号到达基站的延时不同，给数据实时融合处理造成困难。此外，还存在不同信号发射基站需同步辐射信号的应用场景，同样面临传输路径变化造成延时不一影响同步辐射问题。典型的解决信号延迟可用预先装订补偿、同步脉冲的方式。但是在面对突发密集波形数据时，因信号非周期性无法采取预先装订补偿方式，通常采取同步脉冲基准信号方式。在同步脉冲发送前产生同步基准信号，通过同步基准信号完成传输延迟的测量，使用该测量值对后续时刻的同步信号进行实时补偿。因突发密集数据最小帧间隔可达到1ms左右，对数据融合实时性提出很高的要求。传统同步处理方式忽略处理器数据处理时间差异，这种处理方式不能满足高精度同步辐射要求。

发明内容

本发明的目的在于克服现有技术的不足，提出一种突发密集数据融合处理及高精度同步装置及其方法，能够解决不同站点传输路径变化造成信号延时不同影响数据融合实时性和不同基站同步信号发射存在差异的问题。

本发明解决其技术问题是采取以下技术方案实现的：

一种突发密集数据融合处理及高精度同步装置，包括FPGA、CPU和调制器，所述FPGA输入端接收第一从站和第二从站发射的并行信号同步脉冲，FPGA包括：第一数据通道、第二数据通道、第一信号通道、第二信号通道、叠加运算模块、与运算模块、延时处理模块和中断请求模块，其中第一数据通道包括第一数据通道数据接收处理模块、第一数据通道FIFO和第一数据通道加权运算模块，第一数据通道数据接收处理模块、第一数据通道FIFO和第一数据通道加权运算模块依次连接，第一数据通道数据接收处理模块的输出端连接第一数据通道加权运算模块输入端；第二数据通道包括第二数据通道数据接收处理模块、第二数据通道FIFO和第二数据通道加权运算模块，第二数据通道包括第二数据通道数据接收处理模块、第二数据通道FIFO和第二数据通道加权运算模块依次连接，第二数据通道数据接收处理模块输出端连接第二数据通道加权运算模块输入端；第一信号通道包括第一信号通道信号检测处理模块,第二信号通道包括第二信号通道信号检测处理模块，第一数据通道输出端和第二数据通道输出端分别连接叠加运算模块输入端，第一信号通道输出端、第二信号通道输出端和叠加运算模块的输出端分别连接与运算模块输入端，与运算模块输出端连接延时处理模块输入端，延时处理模块输出端和叠加运算模块输出端分别连接中断请求模块输入端，叠加运算模块输出端和中断请求输出端分别连接CPU输入端，CPU输出端连接调制器。

一种突发密集数据融合处理及高精度同步装置的方法，包括以下步骤：

步骤1、第一从站和第二从站发送数据和脉冲；

步骤2、第一数据通道和第一信号通道接收并处理信号发生第一从站的数据与脉冲，第二数据通道和第二信号通道接收并处理信号发生第二从站的数据与脉冲；

步骤3、叠加运算模块处理第一数据通道和第二数据通道输出的数据，与运算模块、延时处理模块和中断请求模块处理第一信号通道和第二信号通道输出的信号；

步骤4、CPU通过算法对FPGA的输出进行计算，同时通过VxWorks采取中断自旋锁机制保证CPU计算效率，并发送至调制器生成新波形。