[发明专利]一种信号处理方法、装置、平台、存储介质及电子设备

说明书

本申请提供一种信号处理方法、装置、平台、存储介质及电子设备。方法包括：获得属于一时钟域的基准时钟仿真信号的相关参数；根据所述相关参数，自动产生属于所述时钟域且波形特征与所述基准时钟仿真信号不同的测试时钟仿真信号；利用所述测试时钟仿真信号激励仿真平台中的仿真电路，以使所述仿真电路工作在所述时钟域，其中，所述仿真电路还与所述仿真平台中工作在其他时钟域内的其他仿真电路通信连接。可以理解到，由于在仿真环境下自动产生与基准时钟仿真信号属于同一时钟域且波形特征不同的测试时钟仿真信号，其无需人为对波形特征进行调整，故在电路设计早期便可以高效地进行信号同步器缺失的分析。

技术领域

本申请涉及计算机技术领域，具体而言，涉及一种信号处理方法、装置、平台、存储介质及电子设备。

背景技术

随着集成电路的复杂度不断提升，单个芯片中的时钟信号数量越来越多，其中，有些时钟信号是属于同一时钟域，而有些时钟信号则是属于不同时钟域，且这些跨时钟域的时钟信号各自激励对应的电路。对于这些被激励的电路来说，测试人员需要进行信号同步器缺失的分析，即分析出这些电路之间的跨时钟域的信号，从而对这些信号添加信号同步器，以确保这些电路能够正常交互。

目前，信号同步器缺失的分析方式有两种：

1.利用现存工具进行分析。

比如，可利用EDA(Electronic design automation，电子设计自动化)工具提供的电路分析功能，静态分析跨时钟域的各设计电路之间的信号同步器情况，从而得出分析报告。由于分析报告中会指出所有疑似需要添加信号同步器的信号，则测试人员便需要基于分析报告做进一步筛查。

可以理解到，采用EDA工具分析的前提是各设计电路的设计已接近完成，此时已处于项目后期，一旦筛查出问题，则很有可能影响项目投片的时间，并且EDA工具出具的分析报告通常都非常冗长，设计人员要从及其冗长的报告里筛查出真正有同步器缺失的信号路径，人工筛查的效率和正确率也非常低。

2.利用仿真环境进行分析。

比如，在电路设计的仿真环节，需要测试人员对这些电路的仿真电路进行测试，以分析信号同步器的缺失；比如，利用属于时钟域A的时钟仿真信号激励A仿真电路a，再利用属于与时钟域A不同的时钟域B的时钟仿真信号激励仿真电路b，并利用软件分析仿真电路a和仿真电路b之间是否按照既定的协议或者规则通信；若仿真电路a和仿真电路b之间不能按照既定的协议或者规则通信则说明交互出错，而出错所对应的信号则很有可能需要添加信号同步器。

可以理解到，通过仿真分析可以在电路设计的早期就分析出信号同步器缺失的问题，避免了在后期才发现问题。但为分析出跨时钟域的各信号，其需要利用各种波形特征的时钟信号去测试，使得测试人员需要将同一时钟域的时钟信号调整成各波形特征来进行测试，从而导致测试人员的工作量增大，也导致效率很低。

发明内容

本申请实施例的目的在于提供一种信号处理方法、装置、平台、存储介质及电子设备，用以实现在电路设计早期便可以高效地进行信号同步器缺失的分析。

第一方面，本申请实施例提供了一种信号处理方法，所述方法包括：获得属于一时钟域的基准时钟仿真信号的相关参数；根据所述相关参数，自动产生属于所述时钟域且波形特征与所述基准时钟仿真信号不同的测试时钟仿真信号；利用所述测试时钟仿真信号激励仿真平台中的仿真电路，以使所述仿真电路工作在所述时钟域，其中，所述仿真电路还与所述仿真平台中工作在其他时钟域内的其他仿真电路通信连接。

在本申请实施例中，由于在仿真环境下自动产生与基准时钟仿真信号属于同一时钟域且波形特征不同的测试时钟仿真信号，其无需人为对波形特征进行调整，故在电路设计早期便可以高效地进行信号同步器缺失的分析。