[发明专利]高效的多模式验证平台及方法

说明书

本发明提供了一种高效的多模式验证平台及方法，包括：步骤1，将测试激励输入多模式验证平台，多模式验证平台分别调用library和IP，进行软件仿真验证；步骤2，在软件仿真验证过程中发现错误，返回DUT目录，修改芯片设计文件；步骤3，在软件仿真验证过程中没有错误出现，执行FPGA硬件系统原型验证。本发明兼容了FPGA开发条件下的软件仿真验证和FPGA硬件系统原型验证，软件仿真验证支持单个testcase或多个testcase并行仿真，每个testcase仿真结果有各自的空间保存，不会被覆盖，多模式验证平台支持设计文件自动读入，实时刷新，可支持自动全编译和手动分步骤编译，有效避免了工程文件管理困难，减轻了工程编译及线上调试的繁琐操作。

技术领域

本发明涉及数字集成电路设计与验证技术领域，特别涉及一种高效的多模式验证平台及方法。

背景技术

著名的摩尔定律指出，集成电路的芯片可容纳的晶体管数目，每隔约18个月便会增加一倍，性能也提升一倍，这使得芯片的复杂度越来越高，给数字集成电路的验证工作带来了严峻挑战，当前的验证可分为两种模式，一是软件仿真验证，另一个是硬件系统原型验证。

软件仿真验证是基于验证方法学(UVM、VMM等)通过语言编程方式建立测试激励进行验证，该验证方式环境复杂，编程、仿真及调试工作繁重，且很难对芯片的实际应用场景考虑周全。

硬件系统原型验证，其核心是利用FPGA芯片实现所设计的数字集成电路的功能，在板级硬件上直接验证芯片的正确性，FPGA(Field Programmable Gate Array)是一种现场可编程器件，无需进行集成电路的实际芯片生产，通过编程方式即可以快速实现模拟各种集成电路的应用。当前大部分的FPGA芯片都拥有巨大的逻辑、存储及IP资源，因此在芯片设计前端验证中，可以利用FPGA搭建系统级的硬件验证平台，在FPGA上完成整个芯片的全部或部分功能。通过FPGA板级调试，可以快速验证芯片设计中隐藏的bug，可以直观感受芯片设计的效果，发现系统设计的缺陷或应用的局限性。从而减少芯片设计的验证周期。

发明内容

本发明提供了一种高效的多模式验证平台及方法，其目的是为了解决传统的验证平台的验证效率不高，质量较差，验证平台维护困难的问题。

为了达到上述目的，本发明的实施例提供了一种高效的多模式验证平台，包括：

asic模块，所述asic模块包括芯片设计的软件仿真平台和配置文件；

config模块，所述config模块包括多模式验证平台的全局配置文件；

fpga模块，所述fpga模块包括FPGA系统原型验证平台和配置文件。

其中，所述asic模块包括：

analog单元，所述analog单元包括模拟集成电路IP模型；

bin单元，所述bin单元包括常用文件处理脚本；

config单元，所述config单元包括DUT.f、DUT_fpga.f、MODEL.f、TB.f、TESTLIST.*和芯片设计的软件仿真所需配置文件；

doc单元，所述doc单元用于存放芯片研发过程中的记录文件；

lib单元，所述lib单元用于存放芯片设计工艺库和软核IP；

models单元，所述models单元包括芯片实际应用的外围设备模型和软件仿真监测器；

sim单元，所述sim单元设置有两个子目录空间task和run，所述task包括testcase库，所述run为仿真结果存放空间；

tb单元，所述tb单元为芯片验证的测试激励；