[发明专利]一种数据压缩电路

权利要求书

1.一种数据压缩电路，其特征在于，包括：

数据输入模块，用于按预设时间间隔读取待压缩数据，并对所述待压缩数据进行分组，得到分组数量的待压缩数据组；其中，待压缩数据组包括数据原文和原文首地址；

预设数量的索引计算模块，用于并行计算所述待压缩数据组的数据原文各自对应的索引值；其中，所述预设数量大于或等于所述分组数量；

多端口索引表存储模块，用于查找所述索引计算模块输出的所述索引值各自对应的数据信息；其中，所述数据信息包括数据原文和原文首地址；

匹配查找模块，用于根据所述待压缩数据组和所述数据信息，确定编码输出信息；其中，所述编码输出信息包括数据原文、索引位置信息和连接长度信息；

编码模块，用于按照预设数据压缩协议的格式，将所述编码输出信息编码成对应的比特流；

所述数据压缩电路，还包括：

写入控制模块，用于根据所述待压缩数据组、所述数据信息和所述索引值，更新所述多端口索引表存储模块存储的所述数据信息中的过期数据信息；其中，所述过期数据信息中的原文首地址与目标待压缩数据组中的原文首地址之差大于预设最大索引范围，所述目标待压缩数据组为所述待压缩数据组中与所述过期数据信息对应的索引值相等的待压缩数据组；

所述数据压缩电路，还包括：

输出控制模块，用于根据所述多端口索引表存储模块输出的所述索引值和所述写入控制模块输出的更新数据信息，更新存储的所述多端口索引表存储模块输出的所述数据信息中的所述过期数据信息；其中，所述更新数据信息包括每个所述过期数据信息对应的待压缩数据组和索引值。

2.根据权利要求1所述的数据压缩电路，其特征在于，所述更新数据信息为所述写入控制模块输出的写使能信号为1的输出数据信息；每个所述输出数据信息包括各自对应的待压缩数据组、索引值和写使能信号。

3.根据权利要求1所述的数据压缩电路，其特征在于，所述写入控制模块包括第一多级流水线寄存器，每个所述第一多级流水线寄存器的首级寄存器用于存储所述多端口索引表存储模块输出的一个所述数据信息；

对应的，所述输出控制模块包括第二多级流水线寄存器，每个所述第二多级流水线寄存器的首级寄存器用于存储所述多端口索引表存储模块输出的一个所述数据信息。

4.根据权利要求3所述的数据压缩电路，其特征在于，所述第一多级流水线寄存器和所述第二多级流水线寄存器的级数相等。

5.根据权利要求1所述的数据压缩电路，其特征在于，所述索引值为哈希值时，每个所述索引计算模块具体用于并行计算所述待压缩数据组的数据原文各自对应的哈希值；

对应的，所述多端口索引表存储模块具体用于查找所述索引计算模块输出的所述哈希值各自对应的数据信息。

6.根据权利要求1所述的数据压缩电路，其特征在于，所述编码模块具体用于按照LZ4协议的格式，将所述编码输出信息编码成对应的比特流。

7.根据权利要求1所述的数据压缩电路，其特征在于，还包括：

刷新控制模块，用于更新所述待压缩数据的地址信息和/或所述数据信息的原文首地址。

8.根据权利要求1至7任一项所述的数据压缩电路，其特征在于，所述匹配查找模块，包括：

第三多级流水线寄存器，用于存储输入的所述待压缩数据组和最新数据信息；其中，所述第三多级流水线寄存器中的首级寄存器用于存储当前时刻接收的所述分组数量的最新数据信息和对应的所述待压缩数据组；

多级流水线逻辑处理电路，用于标记所述第三多级流水线寄存器和剩余链表存储器中存储的数据中的无效数据，得到未标记的有效数据；根据所述有效数据，计算所述编码输出信息，并将所述编码输出信息输出到所述编码模块；将所述有效数据中未编码待压缩数据组对应的最新数据信息，存储到所述剩余链表存储器；其中，所述未编码待压缩数据组为所述有效数据中不属于所述编码输出信息中的待压缩数据组，所述无效数据包括数据原文与对应的待压缩数据组的数据原文不相等的最新数据信息和原文首地址与对应的待压缩数据组的原文首地址之差大于预设最大索引范围的最新数据信息；

所述剩余链表存储器，用于存储所述未编码待压缩数据组对应的最新数据信息。