[发明专利]10T SRAM单元、及基于10T SRAM单元的存内逻辑运算及BCAM电路

说明书

本发明公开了一种基于10T SRAM单元的存内逻辑运算及BCAM电路，10T SRAM单元配置两个解耦合读端口以及横纵双向字线，利用提出的10T SRAM解耦合独立端口进行存内计算和数据读取，保证了存储数据的独立性，提高了单元抗干扰能力。并且结构表现出很好的对称性特点，使存内逻辑运算和BCAM搜索可以实现横纵双向操作的优势。

技术领域

本发明涉及集成电路的设计领域，尤其涉及一种10T SRAM单元电路、及基于10TSRAM单元的存内逻辑运算及BCAM电路。

背景技术

迄今为止，绝大多数计算平台都是基于冯诺依曼架构搭建的，它采用的是存储模块与计算模块分离的形式，数据在存储模块与计算模块之间频繁的交换需要大量能耗，并且存储器与处理器之间有限带宽大大限制了计算效率。随着人工智能、机器学习和边缘计算等应用领域的快速发展，无疑给冯诺依曼架构带来了巨大的挑战，这类数据密集型应用需要处理海量数据，并且对计算能耗效率要求较高，由此出现了冯诺依曼瓶颈。为了寻求应对冯诺伊曼瓶颈的方法，存内计算(computing in memory，缩写为CIM)作为一种极具潜力的计算模式受到关注。存内计算避免了存储器与计算模块之间大规模的数据搬移，数据不需要读取，直接在存储器内部进行处理，同时它具备多行并行读取特性，可以同时访问多个地址，降低了因数据搬移造成的高能耗，提高了数据计算效率。因此，存内计算可以有效应对冯诺依曼架构存在的问题。

逻辑运算是运算的基础，存内逻辑运算也是存内计算的重要组成部分。Agrawal等人提出了一种以8T SRAM单元改进的X-SRAM电路结构，可以实现存内布尔运算(包括NAND、NOR等)；Y.Zhang等人也提出了IoT SRAM单元结构，配合一定的外围电路可以实现存内逻辑运算AND、OR、XOR等；这两种结构都通过增加额外电路来对相关位线放电情况进行再处理，这样运算效率低、结构复杂且运算结果准确度有限。内容可寻址存储器(binary contentaddressable memory，缩写为BCAM)作为存内计算的特殊应用，它通过数据输入与存储数据逐位比较，实现了在存储器内部完成比较操作，提高了搜索效率的同时降低了功耗。现有的BCAM研究主要拘泥于单向数据搜索，有的是数据纵向输入，与阵列存储字逐行比较，结构复杂固化，模块复用性差，功能单一；有的是数据横向输入，与阵列存储字逐列比较，与SRAM数据按行写入方式相悖，不易写入待比较数据。

发明内容

本发明的目的是提供一种基于10T SRAM单元的存内逻辑运算及BCAM电路，10TSRAM单元配置两个解耦合读端口以及横纵双向字线，能够实现不同方向的存内逻辑运算和BCAM数据搜索，提高了单元的稳定性以及运算效率。

本发明的目的是通过以下技术方案实现的：

一种基于10T SRAM单元的存内逻辑运算及BCAM电路，包括：由若干10T SRAM单元构成的阵列结构；所述10T SRAM单元包括：存储模块、与所述存储模块连接的左右两个写通路、以及与所述存储模块连接的左右两个解耦合的读通路；

同一行10T SRAM单元的左侧解耦合的读通路均接入同一个位线RL，右侧解耦合的读通路均接入同一个位线RR与同一个字线RWR，左侧写通路和右侧写通路均接入同一个字线WL；同一列10T SRAM单元的左侧解耦合的读通路均接入同一个位线BL与同一个字线RWL，右侧解耦合的读通路均接入同一个位线BLB，左侧写通路均接入同一个位线BL，右侧写通路均接入同一个位线BLB；

同一列之间通过右侧解耦合的读通路实现逐位逻辑与运算，同一行之间通过左侧解耦合的读通路实现逐位逻辑或运算；左右两个解耦合的读通路构成组成比较模块，通过横纵的双位线结构，单端读出逻辑运算结果，再综合得出匹配结果。

一种基于10T SRAM单元，作为前述存内逻辑运算及BCAM电路中的基础单元，其包括：八个NMOS晶体管和两个PMOS晶体管；八个NMOS晶体管分别记为N0～N7，两个PMOS晶体管分别记为P0～P1；