[发明专利]一种基于漏电流的弱物理不可克隆函数电路

说明书

本发明公开了一种基于漏电流的弱物理不可克隆函数电路，包括译码器、m个电平转换器和PUF核心电路，PUF核心电路包括z个预充电灵敏放大器、z个锁存器和z个PUF单元列电路，每个预充电灵敏放大器分别包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管和第二NMOS管，每个PUF单元列电路分别包括m个PUF单元，每个PUF单元仅由2个最小尺寸NMOS管构成，而且PUF单元被亚阈值偏置电压VBB偏置在亚阈值区，受亚阈值偏置电压VBB控制的PUF单元的漏电流存在较大偏差，该漏电流经与该PUF单元连接的预充电灵敏放大器可获得高稳定性输出的密钥；优点是面积较小，输出稳定性较高。

技术领域

本发明涉及一种弱物理不可克隆函数电路，尤其是涉及一种基于漏电流的弱物理不可克隆函数电路。

背景技术

物理不可克隆函数(PUF)是目前最有前途的安全原语之一，用于生成易于实现但极难通过物理手段克隆的密钥。通过捕捉工艺敏感元件(如PUF单元)的内在工艺偏差，可以生成具有随机性、唯一性和不可克隆性的特征密钥(ID)。这些特性(随机性、唯一性和不可克隆性)使得PUF电路成为低成本安全防护解决方案(密钥存储、芯片认证和供应链保护)中最有前途的安全原语之一。当前已报道的PUF电路主要有两种，文献1中报道的具有大量ID的强PUF电路和文献2-5中报道的具有有限ID的弱PUF电路。其中文献1为：Kaiyuan,Y.,Qing,D.,David,B.,and Dennis,S.:‘A physically unclonable function with BER10-8for robust chip authentication using oscillator collapse in 40nm CMOS’,IEEEInt.Solid-State Circuits Conf.(ISSCC),San Francisco,USA,Feb.2014,pp.254–255,doi:10.1109/ISSCC.2015.7063022；文献2为：Su,Y.,Holleman,J.,and Otis B.P.:‘Adigital 1.6pJ/bit chip identification circuit using process variations’,IEEEJ.Solid-State Circuits,2008,43,(1),pp.69–77,doi:10.1109/JSSC.2007.910961；文献3为：Sachin,T.,Anastacia,B.A.,and Massimo,A.:‘Fully synthesizable PUFfeaturing hysteresis and temperature compensation for 3.2％native BER and1.02fJ/b in 40nm’,IEEE J.Solid-State Circuits,2018,53,(10),pp.2828–2839,doi:10.1109/JSSC.2018.2865584；文献4为：Anastacia,B.A.,Wenfeng,Z.,Massimo,A.:‘Static physically unclonable functions for secure chip identification with1.9–5.8％native bit instability at 0.6–1V and 15fJ/bit in 65nm’,IEEE J.Solid-State Circuits,2016,51,(3),pp.763–775,doi:10.1109/JSSC.2015.2506641；文献5为：Jiangyi,L.and Mingoo,S.:‘Ultra-compact and robust physically unclonablefunction based on voltage-compensated proportional-to-absolute-temperaturevoltage generators’,IEEE J.Solid-State Circuits,2016,51,(9),pp.2192–2202,doi:10.1109/JSSC.2016-.2586498。强PUF电路相比弱PUF能够提供更大的空间的激励-响应对(CRP)，然而，现有的强PUF电路的实现方案容易受到机器学习攻击。而弱PUF电路通常被表征为具有相同结构和参数的PUF单元阵列，利用制造过程中的随机工艺偏差作为静态信息熵源，可作为基于非易失性存储器(NVM)密钥存储的更安全和更廉价的替代品。