[发明专利]加密和解密物理地址信息的方法及装置

说明书

本发明涉及一种加密和解密物理地址信息的方法及装置，其中该加密和解密物理地址信息的方法由闪存控制器执行，包含：从主机端接收读取命令，请求读取相应于一段逻辑区块地址区间的多个物理区块地址；从闪存装置读取相应于逻辑区块地址区间的物理区块地址；将物理区块地址编排入多个项目；使用加密算法和加密参数加密每个项目的内容以获得加密后项目；以及传送加密后项目给主机端。本发明通过加密包含物理区块地址的项目能够防止不法人员通过主机端窥探物理地址来知道装置端的内部数据管理方式。

技术领域

本发明涉及存储装置，尤指一种加密和解密物理地址信息的方法及装置。

背景技术

闪存通常分为NOR闪存与NAND闪存。NOR闪存为随机存取装置，中央处理器(Host)可于地址引脚上提供任何存取NOR闪存的地址，并及时地从NOR闪存的数据引脚上获得存储于该地址上的数据。相反地，NAND闪存并非随机存取，而是串行存取。NAND闪存无法像NOR闪存一样，可以存取任何随机地址，中央处理器反而需要写入串行的字节(Bytes)的值到NAND闪存中，用于定义请求命令(Command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中抹除操作的最小数据块)。

为了提升闪存模块的数据写入及读取效能，装置端会以多个信道并行地执行数据写入及读取。为了达成并行处理的目的，一段连续性的数据会分散地存储到多个通道所连接的闪存单元，并使用逻辑物理对照表(Logical-to-physical，L2P Mapping Table)记录用户数据的逻辑地址(由主机端管理)与物理地址(由闪存控制器管理)间的对应关系。更进一步地，在新的规范中，闪存控制器能够将逻辑地址与物理地址间的对应关系整理成主机性能增强器项目(Host Performance Booster，HPB Entries)的格式并提供给主机端。之后，主机端可从HPB项目中取出需要的物理地址，并且将物理地址携带在发送给装置端的HPB读取命令中，使得闪存控制器可直接从闪存模块的物理地址读取用户数据并回复给主机端，而不需要像以前一样得花费时间和运算资源从闪存模块读取逻辑物理对照表并进行逻辑物理地址转换。然而，HPB项目的物理地址都是以明码的方式存储，让不法人员可通过主机端窥探物理地址来知道装置端的内部数据管理方式，并且使用不正当手段来取得敏感数据(例如，系统或管理数据)。因此，本发明提出一种加密和解密物理地址信息的方法及装置，用于提升数据安全性。

发明内容

有鉴于此，如何减轻或消除上述相关领域的缺陷，实为有待解决的问题。

本发明涉及一种加密和解密物理地址信息的方法，由闪存控制器执行，包含：从主机端接收读取命令，请求获取相应于一段逻辑区块地址区间的多个物理区块地址；从闪存装置读取相应于逻辑区块地址区间的物理区块地址；将物理区块地址编排入多个项目；使用加密算法和加密参数加密每个项目的内容以获得加密后项目；以及传送加密后项目给主机端。

本发明还涉及一种加密和解密物理地址信息的装置，包含：控制逻辑；主机接口；和处理单元。处理单元用于通过主机接口从主机端接收读取命令，请求获取相应于一段逻辑区块地址区间的多个物理区块地址；通过控制逻辑从闪存装置读取第一表，第一表包含相应于逻辑区块地址区间的多个第一物理区块地址；将第一物理区块地址编排入多个项目；使用加密算法和加密参数加密每个项目的内容以获得加密后项目；以及通过主机接口传送加密后项目给主机端。

每个第一物理区块地址指出逻辑区块地址区间中的特定逻辑区块地址的用户数据实际存储在闪存装置中的哪里。

上述实施例的优点之一，通过加密包含物理区块地址的项目能够防止不法人员通过主机端窥探物理地址来知道装置端的内部数据管理方式。

本发明的其他优点将配合以下的说明和附图进行更详细的解说。

附图说明