[发明专利]基于层次化测试向量的高效测试方法

说明书

本申请公开了一种基于层次化测试向量的高效测试方法，涉及芯片测试技术领域，该方法将待测试的互连路径分成多个层次结构，针对各个层次结构生成测试序列，每个层次结构中对应上一个层次结构中同一个结构单元的各个测试向量作为一个测试组依次串行移位，该方法按照互连路径的层次对应生成层次化的测试序列，可以在保证全覆盖测试的基础上大大降低测试序列的数量，从而加快测试速度、提高测试效率，尤其适用于多裸片FPGA这种内含大量互连路径的结构。

技术领域

本发明涉及芯片测试技术领域，尤其是一种基于层次化测试向量的高效测试方法。

背景技术

在芯片制作领域，为了保证芯片的功能正常，在芯片封装时需要选取测试好的部件进行封装，同时在封装完成后，仍需测试芯片内部连线的正确性，确保封装后的芯片功能正常。目前主流的测试方法是利用walking-1算法(串行移位方式，或者也叫走步算法)生成测试向量进行测试，但随着新型应用对芯片需求的不断提高，芯片规模越来越大、结构也越来越复杂，内部连线通常较多，这种测试方法的效率较低。

发明内容

本发明人针对上述问题及技术需求，提出了一种基于层次化测试向量的高效测试方法，该方法包括：将待测试的互连路径分为K个不同的层次结构，K≥2，第一个层次结构包括若干个第一结构单元，第k-1个层次结构中的每个第k-1结构单元包括第k个层次结构中的若干个第k结构单元，k为参数且2≤k≤K，第K个层次结构中的每个结构单元为一条互连路径；

激励产生电路针对各个层次结构生成测试序列，各个测试序列的总序列长度相同且均与待测试的互连路径的总数相等，针对第一个层次结构产生H₁个测试序列且每个测试序列中包括H₁个测试向量，H₁个测试序列内部的H₁个测试向量依次串行移位；针对第k个层次结构产生H_k个测试序列、H_k个测试序列中对应于同一个第k-1结构单元的各个测试向量依次串行移位；激励产生电路共产生个测试序列并对产生的每个测试序列进行测试激励传输从而对待测试的互连路径进行测试。

其进一步的技术方案为，第k-1个层次结构中的每个第k-1结构单元包括的第k结构单元的数量相同或不同，则针对第k个层次结构产生的测试序列的数量为H_k＝max(A_k-1)，其中，A_k-1表示第k-1个层次结构中的各个第k-1结构单元分别包括的第k结构单元的数量，max(A_k-1)表示取A_k-1的各个值中的最大值。

其进一步的技术方案为，当第k-1个层次结构中的每个第k-1结构单元包括的第k结构单元的数量相同时，针对第k个层次结构产生的H_k个测试序列中每个测试序列分别包括H_k×H_k-1个测试向量形成H_k-1个测试组，每个测试组分别对应第k-1个层次结构中的一个第k-1结构单元，每个测试组中包括H_k个测试向量且各个测试组中的H_k个测试向量均相同。

其进一步的技术方案为，若干个激励产生电路获取相同的总控制逻辑，每个激励产生电路对应一个层次结构参数，层次结构参数包括K个参数编号，各个激励产生电路对应的层次结构参数不同；各个激励产生电路根据自身的层次结构参数以及获取到的总控制逻辑循环遍历并产生共个测试序列。

其进一步的技术方案为，待测试的互连路径为多裸片FPGA内部的互连路径，激励产生电路位于多裸片FPGA内部，多裸片FPGA包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个FPGA裸片，硅连接层覆盖所有的FPGA裸片；