[发明专利]一种低压轨到轨输入输出运算放大器

说明书

本发明公开了一种低压轨到轨输入输出运算放大器，包括依次串接的轨到轨低阻抗输入级电路、低阻抗二极管共源极电路、两级放大级电路和跨阻放大器。本发明利用了两个半Cascode作为轨到轨输入级、低阻抗Diode共源级以及跨阻放大器，让整个电路通过这样完美的组合能轻松工作在1.8 V的电压下，并且使得电路中的每一处都处于低阻抗节点，致使主极点在输出级，从而使得频率补偿变得非常简单，且在同等的增益放大器中，它具有带宽高、电源抑制比高、噪声低等突出优点。

技术领域

本发明涉及一种低压轨到轨输入输出运算放大器。

背景技术

轨到轨输入/输出运算放大器电路在集成电路中被广泛应用，稳定性、增益、带宽是运算放大器的重要指标之一。传统的轨到轨输入/输出的运算放大器，都是利用了一对NMOS管以及一对PMOS管连接高阻抗的Cacode结构以及浮栅结构控制轨到轨输出，造成结构复杂，带宽也较低，关键是在低压下工作非常困难。

发明内容

为了解决上述技术问题，本发明提供一种结构简单、安全可靠的低压轨到轨输入输出运算放大器。

本发明解决上述问题的技术方案是：一种低压轨到轨输入输出运算放大器，包括轨到轨低阻抗输入级电路、低阻抗二极管共源极电路、两级放大级电路和跨阻放大器，输入信号与轨到轨低阻抗输入级电路的输入端相连，轨到轨低阻抗输入级电路的输出端与低阻抗二极管共源极电路的输入端相连，低阻抗二极管共源极电路的输出端与两级放大级电路的输入端相连，两级放大级电路的输出端与跨阻放大器的输入端相连，跨阻放大器的输出端输出信号。

上述低压轨到轨输入输出运算放大器，所述轨到轨低阻抗输入级电路包括第一至第九PMOS管、第一至第九NMOS管，第一PMOS管的栅极、第一NMOS管的栅极连接在一起作为轨低阻抗输入级电路的正输入端，第二PMOS管的栅极、第二NMOS管的栅极连接在一起作为轨到轨低阻抗输入级电路的负输入端，第一PMOS管的源极连接第二PMOS管的源极、第三PMOS管的漏极，第一PMOS管的漏极连接第四NMOS管的源极、第六NMOS管的漏极，第三PMOS管的栅极接偏置电压Vb4，第三PMOS管的源极、第四PMOS管的源极、第五PMOS管的源极接电源Vdd，第二PMOS管的漏极连接第五NMOS管的源极、第七NMOS管的漏极，第一NMOS管的漏极连接第六PMOS管的漏极、第八PMOS管的源极，第一NMOS管的源极连接第二NMOS管的源极、第三NMOS管的漏极，第二NMOS管的漏极连接第七PMOS管的漏极、第九PMOS管的源极，第三NMOS管的栅极接偏置电压Vb2，第三NMOS管的源极、第八NMOS管的源极、第九NMOS管的源极接地；所述第四PMOS管的栅极、第四PMOS管的漏极、第五PMOS管的栅极、第五PMOS管的漏极、第四NMOS管的漏极、第五NMOS管的漏极连接在一起，第四NMOS管的栅极连接第五NMOS管的栅极且接偏置电压Vb1，第六NMOS管的栅极连接第七NMOS管的栅极且接偏置电压Vb2，气流NMOS管的源极、第七NMOS管的源极接地；第六PMOS管的源极、第七PMOS管的源极接电源Vdd，第六PMOS管的栅极连接第七PMOS管的栅极且接偏置电压Vb4，第八PMOS管的栅极连接第九PMOS管的栅极且接偏置电压Vb3，第八PMOS管的漏极、第八NMOS管的漏极、第八NMOS管的栅极、第九PMOS管的漏极、第九NMOS管的漏极、第九NMOS管的栅极连接在一起。

上述低压轨到轨输入输出运算放大器，所述低阻抗二极管共源极电路包括第十至第十三PMOS管、第十至第十一NMOS管，第十PMOS管至第十三PMOS管的源极均接电源Vdd，第十PMOS管的栅极连接第四PMOS管的栅极，第十PMOS管的漏极、第十一PMOS管的栅极、第十一PMOS管的漏极、第十NMOS管的源极连接在一起，第十二PMOS管的栅极连接第五PMOS管的栅极，第十二PMOS管的漏极、第十三PMOS管的栅极、第十三PMOS管的漏极、第十一NMOS管的源极连接在一起，第十NMOS管的栅极连接第八NMOS管的栅极，第十一NMOS管的栅极连接第九NMOS管的栅极，第十NMOS管的漏极、第十一NMOS管的漏极接地。