[发明专利]一种增强检错能力的内存安全校验方法

说明书

一种增强检错能力的内存安全校验方法，包括：1)根据信息码长度选择匹配的CRC2生成式，根据模2运算中的模2除法，所选择的生成式要能整除xⁿ+1，其中，n为码字总位数；2)对所选择的CRC2生成式进行并行算法设计实现；3)数据在总线中传输时使用随机数进行同步掩码；4)数据存储时带CRC2校验：访问数据时若数据写入时产生的CRC2校验值和数据读出时产生的CRC2校验值不同，则自动产生报警信号。本发明无操作延迟，不需要额外的硬件空间存储查找表，适合对每个最小的存储单元进行校验，即，可以对每一个字节的改变都触发实时校验，达到最高的检测精度。

技术领域

本发明公开一种增强检错能力的内存安全校验方法，属于内存安全校验的技术领域。

背景技术

存储安全指在数据保存上确保完整、可靠和有效调用，既包括存储设备自身的可靠性和可用性(设备安全)，也包括保存在存储设备上数据的逻辑安全(应用安全)。

在抵抗攻击者攻击的时候，尤其是抵抗来自硬件的攻击时，必须依赖于硬件的平台来解决此类问题，从而使存储系统中的数据得到机密性和完整性的保护。为了寻求最为效的保护措施必须从系统的结构入手。数据的机密性完全依赖于加密，但必须要注意的是当存储器中的数据被加密的时候，要尽最大努力减小加密时所带来的延迟。而完整性则必须能够应对各种方式的篡改攻击，必须依靠校验技术来与之相对抗。

如上所述，主存的安全电路必须具备自我检测功能：在读取数据时能够检测出失配误差，并及时报告给系统。差错控制检测的基本原理是冗余校验技术。

现有常规的自我检测方法是对于内存的读写常用奇偶校验，因为它的校验速度快，编码效率高，不限制信息位长度，简单经济。奇偶校验编码通过增加一位校验位来使编码中1的个数为奇数(奇校验)或者为偶数(偶校验)，从而使码距变为2。然而，所述奇偶校验能够检测奇数个错，不能发现偶数个错，无纠错能力，也不能检知连续多位的突发性误码，故检错能力有限，差错漏检率较高(≈1/2)。随着信息科技日新月异的发展，该校验方法越来越难以满足信息安全的需求。

针对上述技术问题，现有技术会用到循环冗余码校验(Cyclical RedundancyCheck)，CRC，是运用余数及除法的原理来进行错误侦测的。CRC的特点是：检错能力极强，资源占用少，易于用编码器及检测电路实现。最重要的是，其检错能力以及自身的安全性都符合安全嵌入式系统的要求。一般情况下，CRC校验的失败几率仅有0.0047％的概率。从内存开销和系统性能上来考虑，均优于其它的校验方法，比如算术和校验或奇偶校验等方式。CRC国际标准编码方式为CRC4、CRC8、CRC12、CRC16、CRC32，应用于各种数据通信网络中。校验位越多，检错纠错能力越强，但冗余空间的需求也越大。

另外，CRC的串行数据输入计算常用一个线性反馈移位寄存器(LFSR)来实现。串行电路优点是电路简单，但每个时钟脉冲只完成1个bit的计算，大大影响数据传输速率，不适合高速并行的内存数据读写。CRC实际应用中大多都采用并行计算方式实现。目前已有的并行算法常用于国标的CRC16、CRC32，并行度常为8bit并行，这些典型的编码方式皆不适合系统资源紧凑的嵌入式系统内存校验。

除上述情形之外，本技术领域还公开了以下相关专利文献：

中国专利文献CN102739258A中，使用查找表计算循环冗余校验码，需要额外的硬件空间存储查找表。中国专利文献CN104598342B中，对一段内存采用旁路的CRC校验，写入、读出时需要分别提取两个校验码，才能进行比较是否异常，因此，该方法并不适合对每个内存存储单元进行单独校验。整个数据报文的校验码是分批次处理的，不能在一个时钟脉冲内提取。中国专利文献CN109299938A中，采用带随机掩码的加密算法对内存进行加密，硬件开销较大。该方法需要多个时钟脉冲才能完成加密，影响内存数据的访问速度，而且该方法未涉及对总线的防护。

综上，针对内存安全校验依然存在以下技术问题：