[发明专利]时钟控制装置及相关产品

说明书

本公开涉及一种时钟控制装置及相关产品。所述产品包括控制模块，所述控制模块包括：指令缓存单元、指令处理单元和存储队列单元；所述指令缓存单元，用于存储所述人工神经网络运算关联的计算指令；所述指令处理单元，用于对所述计算指令解析得到多个运算指令；所述存储队列单元，用于存储指令队列，该指令队列包括：按该队列的前后顺序待执行的多个运算指令或计算指令。通过以上装置，本公开可以提高相关产品在进行神经网络模型的运算时的运算效率。

技术领域

本公开涉及集成电路技术领域，特别是涉及一种时钟控制装置及相关产品。

背景技术

通常芯片在上电和负载功耗突然增加时，由于电源供电网络带宽的限制，无法及时响应负载电流的变化，导致芯片供电电压短时间内(通常小于20ns)产生较大的下降。电压的下降会导致芯片中逻辑电路时延增大。如果负载电流过大，导致电压下降到芯片安全电压以下，则会使得逻辑电路的时序无法满足建立时间的要求，从而产生亚稳态并导致电路运算结果出错。该问题称为电源随载下降(voltage droop)。相关技术中的处理方式对电源随载下降的控制效果较差。

发明内容

基于此，有必要针对上述技术问题，提供一种时钟控制装置及相关产品。

根据本公开的一方面，提供了一种时钟控制装置，应用于处理器，所述装置包括：

电压检测模块，用于检测所述处理器中目标位置的供电电压；在所述供电电压小于或等于预设的第一阈值时，输出电压警报信号；

时钟展宽模块，连接到所述电压检测模块，用于在接收到所述电压警报信号时，根据与基准频率对应的第一时钟信号，生成第二时钟信号，以使所述处理器采用所述第二时钟信号进行数据处理，

其中，所述第二时钟信号的频率低于所述基准频率。

根据本公开的另一方面，提供了一种人工智能芯片，所述芯片包括上述的时钟控制装置。

根据本公开的另一方面，提供了一种电子设备，所述电子设备包括上述的人工智能芯片。

根据本公开的另一方面，提供了一种板卡，所述板卡包括：存储器件、接口装置和控制器件以及上述的人工智能芯片；

其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；所述存储器件，用于存储数据；所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；所述控制器件，用于对所述人工智能芯片的状态进行监控。

根据本公开的时钟控制装置，能够在关键路径的供电电压低于阈值时，对时钟信号进行降频，增加逻辑电路建立时间裕量，并且降低处理器的负载，从而避免数据处理结果出错，并且实现对电压随载下降的控制。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1示出根据本公开实施例的时钟控制装置的处理器的示意图。

图2示出根据本公开实施例的时钟控制装置的结构框图。

图3示出根据本公开实施例的第一检测单元的电路示意图。

图4示出根据本公开实施例的时钟控制装置的脉冲信号的示意图。

图5示出根据本公开实施例的时钟控制装置的供电电压调节过程的示意图。

图6示出根据本公开实施例的时钟控制装置的环形振荡电路的示意图。

图7示出根据本公开实施例的时钟控制装置的结构框图。