[发明专利]一种基于可重构计算结构的内积计算方法

说明书

本发明提供了一种基于可重构计算结构的内积计算结构，采用三种基本结构进行多模式组合形成内积计算结构，其中第一基本结构包括两个乘法器和一个加法器，第二基本结构包括三个加法器，第三基本结构包括一个加法器；所述内积计算结构包括两极，其中L1级为基本单元，其中基本单元为上述采用三种基本结构进行多模式组合形成内积计算结构，L2级为加法器，其中，L1级流水线级数为L2级流水线级数为其中m为乘法器个数，N为元素个数。本发明的内积计算结构由3种基本结构构成，这样组合的计算结构简单，容易实现，而且在搭建内积计算结构时更加灵活实用。

技术领域

本发明属于可重构计算领域，尤其是涉及一种基于可重构计算结构的内积计算方法。

背景技术

可重构架构是兼顾了软件计算的灵活性和硬件计算的高效率的新型计算架构，近年来，可重构计算技术已经深入到几乎所有的应用领域，包括汽车电子、国防、医疗器械、航天航空、高性能计算等领域。其中一种目前主流的可重构计算技术是基于FPGA实现的，基于FPGA的可重构系统是指以FPGA为可重构处理单元的系统。FPGA是细粒度的重构器件，其重构的基本元素是逻辑门、触发器和连线，允许设计者对门器件进行操作，因此FPGA具有很大的灵活性，尤其适用于处理复杂的位计算。当前工程中大多数的算法都依赖于矩阵计算，而矩阵计算或者矩阵分解在很大程度上都是内积计算。

传统的内积计算结构的乘法器数量固定，结构确定，在使用的灵活度上受到极大的限制，而且可移植性差，同时对于维数较小的向量内积计算又造成了资源浪费，难以针对不同的硬件资源生成合理的解决方案，资源利用率不高，可扩展性较差。另一方面，以往对矩阵进行处理时，一般基于向量处理器在FPGA上实现矩阵或者向量运算，这就需要考虑数据的访问模式，尤其是矩阵涉及到二维方向性问题，在对矩阵进行操作时，需要运行多条指令实现，这就使得对数据的访问的效率变得低下。

发明内容

有鉴于此，本发明旨在提出一种基于可重构计算结构的内积计算结构，以解决上述背景技术中存在的问题。

为达到上述目的，本发明的技术方案是这样实现的：

一种基于可重构计算结构的内积计算结构，采用三种基本结构进行多模式组合形成内积计算结构，其中第一基本结构包括两个乘法器和一个加法器，第二基本结构包括三个加法器，第三基本结构包括一个加法器。

进一步的，所述内积计算结构包括两极，其中L1级为基本单元，其中基本单元为上述采用三种基本结构进行多模式组合形成内积计算结构，L2级为加法器，其中，L1级流水线级数为L2级流水线级数为其中m为乘法器个数，N为元素个数。

进一步的，处理器依据库函数和定义的指令集将存储器中的数据通过通信模块以设定的数据流格式发送给内积计算结构，数据首先进入到L1级，如果需要计算的维数小于等于16，则跳过L2级，直接得到计算结果；如果计算的内积维数大于16，则需进入L2级，最终计算完成的数据缓存在输出模块中，输出模块将计算结果和L1、L2级索引号以及有效标志位上传至上位机进行整合存储。

进一步的，还包括使用L1级和L2级索引号以及尾标志位来标记矩阵的行列，通过单指令实现对整个矩阵进行操作，其中，指令集分为计算指令和配置指令两类，计算指令包括矩阵计算和向量内积两组指令；配置指令包括内积计算结构配置和结果返回指令。

进一步的，所述基本单元中的乘法操作执行对应元素之间的浮点乘法，具体浮点乘法过程如下：

计算输入a的尾数和输入b的尾数的乘积；

计算输入a和输入b的符号位；

判断输入数据尾数+1的乘积是否大于2；

若是，则输入a和输入b阶数做和且额外加1；

若不是，则输入a和输入b阶数做和。