[发明专利]电源管理系统及方法

权利要求书

1.一种电源管理系统，所述电源管理系统集成于一芯片中，且所述芯片的引脚连接外围稳压电路，其特征在于，所述电源管理系统包括负载检测电路、LDO电路和DC-DC电路，其中：

所述负载检测电路被配置为检测所述外围稳压电路的电气特性，并根据所述电气特性使能所述LDO电路或所述DC-DC电路，被使能的所述LDO电路或所述DC-DC电路为所述芯片内部数字电路和/或所述外围稳压电路供电；

所述负载检测电路包括充电电路与过零检测电路，其中：

所述充电电路通过第一引脚连接所述外围稳压电路的一端，所述外围稳压电路的另一端接地；

所述充电电路被配置为向所述外围稳压电路持续充电到达阈值时间后关断；

当所述外围稳压电路为电容性负载时，所述第一引脚的电位为正值，所述过零检测电路根据所述第一引脚处的电位，向所述LDO电路发送第一使能信号；

当所述外围稳压电路为电感性负载时，所述第一引脚的电位为负值，所述过零检测电路根据所述第一引脚处的电位，向所述DC-DC电路发送第二使能信号；

所述负载检测电路还包括放电回路，其中：

所述充电电路包括第一晶体管，所述第一晶体管的源极电性耦合至电源电压，所述第一晶体管的漏极电性耦合至所述第一引脚；

所述放电回路包括第二晶体管，所述第二晶体管的源极电性耦合至地，所述第二晶体管的漏极电性耦合至所述第一引脚；

所述第一晶体管的源漏极导通以向所述外围稳压电路充电，经过所述阈值时间后，所述第一晶体管的源漏极关断；

所述电感性负载的放电电流经过地、所述第二晶体管的体二极管形成回路，则所述第一引脚的电位为负值；

所述电容性负载保持储能状态，则所述第一引脚的电位为正值。

2.如权利要求1所述的电源管理系统，其特征在于，所述过零检测电路包括第一电流源、第三晶体管、第四晶体管、第五晶体管、第一电阻、第二电阻和比较器，其中：

所述第一电流源连接在所述电源电压和所述第三晶体管的漏极之间；所述第三晶体管的源极及所述第四晶体管的源极接地，所述第五晶体管的源极连接所述第一引脚；

所述第三晶体管的漏极、所述第三晶体管的栅极、所述第四晶体管的栅极及所述第五晶体管的栅极电性相连；

所述第一电阻连接在所述电源电压和所述第四晶体管的漏极之间；

所述第二电阻连接在所述电源电压和所述第五晶体管的漏极之间；

所述比较器的正输入端连接所述第四晶体管的漏极，所述比较器的负输入端连接所述第五晶体管的漏极；

所述比较器的输出端连接所述LDO电路及所述DC-DC电路。

3.如权利要求1所述的电源管理系统，其特征在于，所述电源管理系统还包括第一驱动器和第一控制器，其中：

所述第一驱动器为所述第一晶体管的栅极提供导通信号和关断信号，所述第一驱动器包括第六晶体管和第七晶体管，所述第六晶体管的源极电性耦合至驱动电压，所述第六晶体管的漏极电性耦合至所述第一晶体管的栅极，所述第七晶体管的漏极电性耦合至所述第一晶体管的栅极，所述第七晶体管的源极电性耦合至地或所述第一引脚；

所述第一控制器为所述第六晶体管的栅极和所述第七晶体管的栅极提供导通信号和关断信号，所述第一控制器交替导通所述第六晶体管和所述第七晶体管。

4.如权利要求3所述的电源管理系统，其特征在于，当所述第一晶体管为PMOS时，所述驱动电压为所述电源电压，所述第七晶体管的源极接地；

当所述第一晶体管为NMOS时，所述第七晶体管的源极电性耦合至所述第一引脚；所述第一驱动器还包括自举电容及自举二极管，所述自举二极管的正极耦合至电源电压，所述自举二极管的负极耦合至所述驱动电压，所述自举电容耦合在所述驱动电压和所述第一引脚之间。

5.如权利要求3所述的电源管理系统，其特征在于，所述第一晶体管、所述第一驱动器及第一控制器组成所述LDO电路，其中：

当所述第一控制器接收到所述第一使能信号后，检测所述第一引脚处的电平，并根据所述第一引脚的电平向所述第一驱动器发出控制信号，所述第一驱动器根据所述控制信号驱动所述第一晶体管工作于饱和区，以调节所述第一引脚处的电平。