[发明专利]模拟数字转换器的改进交错方法

说明书

本公开涉及模拟数字转换器的改进交错方法。电子电路包括多个模数转换器(ADC)电路和控制逻辑电路。控制逻辑电路通过多个时间交错的转换来使多个ADC电路前进，所述时间交错的转换包括时间交错的采集阶段、转换阶段和跟踪阶段。第一ADC电路的采集阶段对所述模拟信号进行采样，所述第一ADC电路的转换阶段将采样的模拟信号转换为数字值，并且所述控制逻辑电路被配置为在所述第一ADC电路的采集阶段之前的第一ADC电路的跟踪阶段期间，通过不同的ADC电路使用最新的A/D转换信息来更新所述第一ADC电路。

背景技术

电子系统可以包括模数(A/D)转换器(ADC)。将模拟信号转换为数字量使电子系统的处理器可以执行系统的信号处理功能。ADC电路会因 kickback而产生噪声。kickback是指在A/D转换的采样阶段，ADC电路的采样和保持结构上的残留电荷流回输入时。kickback会导致转换结果不准确。本发明人已经认识到需要改进的ADC电路。

发明内容

本文件通常涉及模数转换器(ADC)电路，特别涉及改进ADC电路的交错操作。ADC电路的例子包括多个模数转换器(ADC)电路和控制逻辑电路。控制逻辑电路通过多个时间交错的转换来使多个ADC电路前进，所述时间交错的转换包括时间交错的采集阶段、转换阶段和跟踪阶段。第一ADC电路的采集阶段对所述模拟信号进行采样，所述第一ADC电路的转换阶段将采样的模拟信号转换为数字值，并且所述控制逻辑电路被配置为在所述第一ADC电路的采集阶段之前的第一ADC电路的跟踪阶段期间，通过不同的ADC电路使用最新的A/D转换信息来更新所述第一ADC 电路。

本部分旨在提供本专利申请的主题的概述。并不旨在提供本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。

附图说明

在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。

图1是逐次逼近寄存器模数转换器(SAR ADC)电路的示例的功能框图。

图2A至图2C是ADC电路的数模转换器(DAC)电路的示例的一部分的电路图。

图3是要使用ADC电路采样的输入信号的示例的图示。

图4A是并联连接以采样和隐蔽一个输入信号的四个ADC电路的示例的框图。

图4B示出了图4A的四个ADC电路的工作状态的交错。

图5A是并联连接以采样和隐藏一个输入信号的三个ADC电路的示例的框图。

图5B示出了图5A的三个ADC电路的工作状态的交错。

图6是要使用ADC电路采样的输入信号的另一示例的图示。

图7是用于ADC电路的滤波器电路和驱动器电路的示例的图。

图8是用于处理模拟信号的电子电路的图。

具体实施方式

可以通过交错多个ADC电路的转换来提高模数(A/D)转换的速率。例如，第一ADC电路可能正在执行转换，而第二ADC电路正在对输入进行采样。这消除了时间转换中的采样时间。多个ADC电路中的每一个的相位与其他ADC电路的相位交错可以插入两个以上的ADC电路，以创建转换“流水线”，其中转换结果的产生速度快于任何一个ADC的转换率电路。但是，交错的A/D转换会导致噪声和结果不准确的问题。