[发明专利]一种用于FPGA的相关衍生时钟域中信号同步的系统

权利要求书

1.一种用于FPGA的相关衍生时钟域中信号同步的系统，其特征在于，

包括：数据编码和解码模块即BJM模块、数据单位扩展校对模块即KJM模块、数据FIFO传递模块即SEM模块、数据接口模块即IOM模块、数据同步电路顶层模块即TPM模块；

IOM模块是数据输入和输出的接口模块，对外连接不同时钟域需要信号同步的数据通路，对内连接BJM模块、KJM模块和SEM模块；

TPM模块根据实际需求实例化一个以上的BJM模块、一个以上的KJM模块、一个以上的SEM模块和一个IOM模块。

2.根据权利要求1所述的系统，其特征在于，

通过使用高可靠编码、单bit转多bit方式实现高可靠跨时钟域信号同步。

3.根据权利要求1或2所述的系统，其特征在于，

所述IOM模块根据选通控制信号将接收的数据发送给各模块完成相应的数据同步处理，并将处理后的数据发送给各对应时钟域模块。

4.根据权利要求3所述的系统，其特征在于，

所述BJM模块将接收的数据根据选通控制信号使用独热码或格雷码进行编码，然后进行跨时钟域信号处理后再进行数据解码，将还原数据发送给SEM模块。

5.根据权利要求3所述的系统，其特征在于，

所述KJM模块将接收的数据每1bit位扩展为16bit位，然后进行跨时钟域信号处理，根据数据比较规则将数据还原后发送给SEM模块。

6.根据权利要求4或5所述的系统，其特征在于，

所述SEM模块将接收的数据存入FIFO中，然后读出数据发送给终端时钟域模块，完成中间时钟域到终端时钟域的数据同步。

7.根据权利要求1所述的系统，其特征在于，

BJM模块与KJM模块的数量相对应。

8.根据权利要求6所述的系统，其特征在于，

被同步信号输入IOM模块的输入端口，IOM模块将接收的数据发送给BJM模块和KJM模块，两个模块完成数据从被同步时钟域到输入驱动时钟域的信号同步，然后两个模块的输出分别发送给SEM模块，然后SEM模块将数据通过IOM模块发送给被同步时钟域模块，完成输入驱动时钟域到相关衍生时钟域的信号同步。