[发明专利]一种层次化数字电路可靠性验证方法

权利要求书

1.一种层次化数字电路可靠性验证方法，其特征在于，包括以下过程：

步骤100，在BSIM 3v3模型中，利用HCI效应、NBTI效应和TDDB效应引起的mosfet晶体管阈值电压漂移的计算公式，得到mosfet晶体管受HCI、NBTI和TDDB效应影响的阈值电压漂移△V_th的计算公式，进而形成能够评估mosfet晶体管性能变化情况的新BSIM 3v3模型；其中mosfet晶体管受HCI、NBTI和TDDB效应影响的阈值电压漂移△V_th的计算公式如下：

考虑到HCI、NBTI和TDDB效应作用的mosfet晶体管退化的阈值电压V′_th的计算公式为：

V′_th＝V_th-△V_th

其中，V_th为BSIM 3v3模型中的阈值电压，将V′_th的计算公式带入BSIM 3v3模型中，即在BSIM 3v3模型计算mosfet晶体管的阈值电压V_th之后，使用退化的阈值电压V′_th来替换V_th，形成新BSIM 3v3模型；

步骤200，利用SPICE仿真器调用新BSIM 3v3模型对只含有一个mosfet晶体管的电路进行仿真，从而产生退化的mosfet晶体管模型文件；

步骤300，利用退化的mosfet晶体管模型文件特征提取出退化的数字单元库；其中，特征提取的输入有：退化的mosfet晶体管模型文件、寄生参数网表、模板文件和种子单元库；

步骤400，基于退化的数字单元库对数字电路进行分析，实现对大规模数字电路性能退化的预测。

2.根据权利要求1所述的层次化数字电路可靠性验证方法，其特征在于，HCI效应引起的mosfet晶体管阈值电压漂移的计算公式如下：

其中，V_th为晶体管的阈值电压，V_gs是晶体管栅源间的电压，q是电子的电荷量；C_ox是单位面积栅电容；K和n是系数；E_ox是栅压作用下的垂直电场；E_m是漏极电压作用下的最大横向电场；E₀是零偏压下的电场；λ是热电子的平均自由路径；为热电子产生一次碰撞电离所需要的最小能量；t是时间。

3.根据权利要求1所述的层次化数字电路可靠性验证方法，其特征在于，NBTI效应引起的mosfet晶体管阈值电压漂移的计算公式如下：

其中，β为占空比；T_p为周期；T_ox是栅氧化层的厚度；T为温度；δ，ξ₁，ξ₂，K，n，T₀是系数。

4.根据权利要求1所述的层次化数字电路可靠性验证方法，其特征在于，TDDB效应引起的mosfet晶体管阈值电压漂移的计算公式如下：

其中，W为晶体管的宽；L为晶体管的长；F为假设试验条件下的累积失效百分位数相同条件下的累积失效百分位数；T为温度；a,b,c,d,A_TDDB是系数。