[发明专利]一种低压高精度CMOS带隙基准电路

权利要求书

1.一种低压高精度CMOS带隙基准电路，包括：一启动电路，保证系统在上电时能稳定工作；一偏置电路，为所述运放提供偏置电流；一核心基准电路，运用了电流反馈、电阻二次分压和一级温度补偿技术，利用斩波调制技术消除了反馈运放的失调电压。

2.如权利要求1所述的一种低压高精度CMOS带隙基准电路，其特征在于：所述启动电路由第二NMOS管NM2、第三NMOS管NM3和第五PMOS管PM5构成；PM5管的源极连接到电源电压VDD；PM5管的栅极与PM5管的漏极、NM2管的栅极和NM3管的漏极相连接；NM3管的栅极作为基准电压VREF的输出端；NM2管的源极和NM3管的源极接地。

3.如权利要求1所述的一种低压高精度CMOS带隙基准电路，其特征在于：所述偏置电路由第一PMOS管PM1、第一NMOS管NM1构成；PM1管的源极连接电源电压VDD；PM1管的栅极连接到NM2管的漏极；PM1管的漏极与NM1管的栅极和NM1管的漏极相连接；NM1管的源极接地。

4.如权利要求1所述的一种低压高精度CMOS带隙基准电路，其特征在于：所述核心基准电路由第一电容C1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一电阻R1、第二电阻R2、第三电阻R3、第一三极管Q1、第二三极管Q2、第三三极管Q3和一运放电路构成；PM12管的源极、PM3管的源极、PM4管的源极和电容C1的一端都连接到电源电压VDD；PM2管的栅极与PM1管的栅极、PM3管的栅极、PM4管的栅极、电容C1的另一端和运放电路的输出端；PM2管的漏极与运放电路的同相输入端和Q1管的发射极相连接；PM3管的漏极与运放电路的反相输入端和电阻R1的一端相连接；电阻R1的另一端连接到Q2管的发射极；运放电路的偏置端连接到NM1管的栅极；运放电路还接入两个反相的周期方波信号clk和clkb；PM4管的漏极与电阻R2的一端、电阻R3的另一端和NM3管的栅极相连接；电阻R2的另一端连接到Q3管的发射极；Q1管的基极、Q1管的集电极、Q2管的基极、Q2管的集电极、Q3管的基极、Q3管的集电极和电阻R3的另一端都接地。

5.如权利要求4所述的一种低压高精度CMOS带隙基准电路，其特征在于：所述运放电路由第二电容C2、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第十四NMOS管NM14和第十五NMOS管NM15构成；NM4管的栅极、NM7管的栅极、NM9管的栅极、NM10管的栅极连接信号clk；NM5管的栅极、NM6管的栅极、NM8管的栅极、NM11管的栅极连接信号clkb；NM4管的源极连接NM6管的漏极，作为运放的同相输入端；NM5管的漏极连接NM7管的源极，作为运放的反相输入端；NM4管的漏极连接NM5管的源极，并标记为X1；NM6管的源极连接NM7管的漏极，并标记为X2；PM7管的源极、PM8管的源极和PM9管的源极都连接电源电压；PM7管的栅极与PM8管的栅极、PM9管的栅极、NM8管的源极和NM9管的漏极相连接；PM7管的漏极与NM8管的漏极、NM10管的源极和NM12管的漏极相连接；PM8管的漏极与NM9管的源极、NM11管的漏极和NM13管的漏极相连接；PM9管的漏极与电容C2的一端和NM15管的漏极相连接，其节点作为运放电路的输出端；NM15管的栅极与电容C2的另一端、NM10管的漏极和NM11管的源极相连接；NM12管的栅极连接到X1；NM13管的栅极连接到X2；NM12管的源极与NM13管的源极和NM14管的漏极相连接；NM14管的栅极作为运放的偏置端；NM14管的源极和NM15管的源极接地。