[发明专利]内存存储装置及数据访问方法

说明书

本发明提供一种内存存储装置，包括内存存储阵列以及内存控制器。内存存储阵列用于存储数据。内存控制器耦接至内存存储阵列。内存控制器用于将欲写入的数据写入内存存储阵列。欲写入的数据包括多个数据位及翻转位。并且，内存控制器对欲写入的数据进行验证操作，以判断数据位是否包括错误位并且记录错误位的信息。内存控制器依据错误位的数量来决定是否将数据位及翻转位的极性倒置，并且记录翻转位的极性。另外，一种数据访问方法亦被提出。

技术领域

本发明涉及电子装置及操作方法，且确切地说涉及一种内存存储装置及数据访问方法。

背景技术

一般来说，可根据错误校正码(error correcting code，ECC)将欲写入到非易失性或易失性内存(non-volatile or volatile memory)的数据编码成码字(code word)。也可通过对应的译码程序来处理从内存读取的码字以还原所述数据。码字通常是数据本身与根据以下产生的校验位(parity bits)的组合：博斯-乔杜里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、汉明码(hamming code)、具有额外奇偶校验的汉明码(SECDED)、里德-索罗门(Reed-Solomon)码、萧氏(Hsiao)码、或连氏(Lien)码等。

然而，错误校正码引擎的校正能力愈强(即可校正错误位的数量愈多)，就必须要愈多的校验位。校验位的数量愈多就会增加所述数据的位开支(overhead)。

发明内容

本发明提供一种内存存储装置及数据访问方法，可增加对数据中的错误位的校正能力。

本发明的内存存储装置包括内存存储阵列以及内存控制器。内存存储阵列用于存储数据。内存控制器耦接至内存存储阵列。内存控制器用于将欲写入的数据写入内存存储阵列。欲写入的数据包括多个数据位及翻转位(flip bit)。并且，内存控制器对欲写入的数据进行验证操作，以判断数据位是否包括错误位并且记录错误位的信息。内存控制器依据错误位的数量来决定是否将数据位及翻转位的极性倒置(invert)，并且记录翻转位的极性(parity)。

本发明的内存存储装置的数据访问方法，包括：对欲写入的数据进行验证操作，以判断多个数据位是否包括错误位并且记录错误位的信息，其中欲写入的数据包括数据位及一翻转位，以及错误位的信息包括错误位的数量；依据错误位的数量来决定是否将数据位及翻转位的极性倒置，并且记录翻转位的极性；以及将欲写入的数据写入内存存储阵列。

附图说明

包含附图以提供对本发明的进一步理解，且附图并入在本说明书中并且构成本说明书的一部分。附图说明本发明的实施例，并且与描述一起用于解释本发明的原理。

图1示出本发明一实施例的内存存储装置的概要示意图。

图2示出本发明一实施例的数据访问方法的步骤流程图。

图3示出本发明另一实施例的内存存储装置的概要示意图。

图4示出本发明一实施例的数据写入方法的步骤流程图。

图5示出本发明一实施例的数据读取方法的步骤流程图。

附图标号说明

100、300：内存存储装置；

110：内存控制器；

120：内存存储阵列；

200：欲写入的数据；

230：输入缓冲器；

240：缓存器；

250：错误校正码引擎；