[发明专利]在一个探查周期中并在可重新配置的子TLB中检查多个页尺寸的TLB的有效位

说明书

本申请公开了在一个探查周期中并在可重新配置的子TLB中检查多个页尺寸的TLB的有效位。一种处理器包括：转换后备缓冲器(TLB)，该TLB用于存储TLB条目，其中，该TLB条目包括用于标识第一TLB条目是否与来自存储器访问请求的虚拟地址对应的有效位的第一集合，其中，这些有效位基于来自被分配至第一探查组的不同页尺寸的第一集合的、与TLB条目相关联的第一页尺寸；以及控制电路，该控制电路用于在单个探查周期中在TLB中探查被分配至第一探查组的不同页尺寸的第一集合中的每个页尺寸以判定TLB条目是否与来自存储器访问请求的虚拟地址匹配。

技术领域

本公开涉及计算机系统；更具体地，涉及支持多个页尺寸且支持合并的转换后备缓冲器。

背景技术

计算机系统将由应用使用的虚拟地址映射到存储器中所存储的物理地址。操作系统(OS)对映射进行配置并将其存储在页表中。当应用访问存储器时，由该应用使用的虚拟地址必须被映射到存储器中的物理地址。操作系统随后可搜索页表(被称为页走查)以检取映射。然而，转换后备缓冲器(TLB)可以是位于处理核或CPU附近的高速缓存，其可存储用于由CPU快速访问的页表的映射的子集。TLB可以显著地减少检取虚拟到物理映射所需要的时间。

附图说明

图1是图示出根据一个实现方式的具有TLB的处理器的系统框图，该TLB包括子TLB，这些子TLB可以是可重新配置的并且可在一个探查周期中针对多个页尺寸进行探查。

图2A是图示出根据一个实现方式的TLB控制电路的框图，该TLB控制电路使用多个有效位来在单个探查周期中针对多个页尺寸进行探查。

图2B是图示出根据一个实现方式的示例TLB比较逻辑的框图，该TLB比较逻辑用于使用多个有效位来对TLB条目进行探查。

图3A是图示出根据一个实现方式的示例虚拟地址和对应的物理地址的框图，这些物理地址针对多个探查组和页尺寸从虚拟地址生成。

图3B是图示出根据一个实现方式的示例TLB条目的框图，该TLB条目包括标识探查组的不同页尺寸的有效位集合。

图4是图示出用于具有可重新配置的子TLB的TLB的示例子TLB配置的框图。

图5A示图示出根据一个实现方式的使用窄加法器(narrow-adder)来进行合并的框图。

图5B示图示出根据一个实现方式的使用窄加法器来进行合并的框图。

图6是根据一个实现方式的用于在单个探查周期中探查多个TLB条目页尺寸的示例方法的流程图。

图7是根据一个实现方式的用于在具有可重新配置的子TLB的TLB中探查多个TLB条目页尺寸的示例方法的详细流程图。

图8A是图示出根据一个实现方式的有序流水线以及寄存器重命名级、乱序发布/执行流水线的框图。

图8B是图示出根据本公开的实现方式的用于可实现对多密钥密码引擎的硬件支持的处理器或集成电路的微架构的框图。

图9图示出根据本公开的实现方式的用于实现对多密钥密码引擎的硬件支持的处理器或集成电路的微架构的框图。

图10是根据一个实现方式的计算机系统的框图。

图11是根据另一实现方式的计算机系统的框图。

图12是根据一个实现方式的芯片上系统的框图。

图13图示出计算系统的框图的另一实现方式。

图14图示出计算系统的框图的另一实现方式。

具体实施方式