[发明专利]一种基于FPGA的状态机状态监控处理方法及系统

说明书

本发明涉及服务器技术领域，提供一种基于FPGA的状态机状态监控处理方法及系统，方法包括：FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码，从而能够检测出状态机的非法状态并将状态机恢复到正常状态，保障状态机运行的连贯性，以及状态机的容错性和可靠性。

技术领域

本发明属于服务器技术领域，尤其涉及一种基于FPGA的状态机状态监控处理方法及系统。

背景技术

FPGA是可编程逻辑器件，用于实现各种算法、状态控制、数字逻辑等功能，已广泛应用于电子信息、通信工程等领域。状态机是应用于FPGA系统中的数字电路，由触发器、组合逻辑电路组成，通过状态之间的转换和数字逻辑的输出完成系统的功能。

在状态机设计中，需要对每个状态进行编码，例如采用二进制枚举编码、One-hot(一位独热编码)以及格雷码等方式，不管利用哪种编码方式，总是不可避免地出现大量剩余状态，即未被定义的编码组合，这些状态在状态机的正常运行中是不需要出现的，即“非法”状态。由于外界干扰、系统自身可靠性、设计等原因，状态机在运行过程中可能会进入“非法”状态，影响系统正常运转，出现系统非预期的功能。

目前，当状态机进入“非法”状态时，通常使用复位控制信号Reset对系统进行复位，使系统恢复到正常的初始状态后再继续执行状态机，但是这种复位方式解决状态机进入非法状态的方案适用于系统具备复位信号Reset、以及人为可以控制的场景，但在无人控制的情况下、或系统自身就未设置复位信号等情景，就无法获取复位信号了。此外，系统进入“非法”状态后通过Reset信号使系统复位，状态机会失去当前状态的运行上下文，而直接返回初始状态，从而影响状态机运行的连贯性。

发明内容

针对现有技术中的缺陷，本发明提供了一种基于FPGA的状态机状态监控处理方法，旨在解决现有技术中状态机在运行过程中可能会进入“非法”状态，影响系统正常运转，出现系统非预期的功能的问题。

本发明所提供的技术方案是：一种基于FPGA的状态机状态监控处理方法，所述方法包括下述步骤：

FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；

当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；

当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码。

作为一种改进的方案，所述FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码的步骤之前还包括下述步骤：

对所述FPGA的状态机的各个状态进行编码，并将状态编码存储到合法状态编码存储区。

作为一种改进的方案，所述方法还包括下述步骤：

接收对所述状态机的状态编码的修改指令，所述修改指令包括状态编码的编码方式、状态编码的增加以及状态编码的删除；

根据所述修改指令，对所述状态机的状态编码执行响应的动作。

作为一种改进的方案，所述FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致的步骤具体包括下述步骤：