[发明专利]一种通过FPGA抓取BIOS和BMC串口数据的装置及方法

说明书

本发明提供的一种通过FPGA抓取BIOS和BMC串口数据的装置及方法，第一UART FIFO抓取BIOS串口数据，第二UART FIFO抓取BMC串口数据；第一UART FIFO、第二UART FIFO分别与输出FIFO通信，第一UART FIFO和第二UART FIFO所抓取数据通过输出FIFO发送至上位机。本发明无需设置button，不额外占用服务器前面板的珍贵空间，且可实现BIOS和BMC串口数据的同时抓取，而不限于一次只抓取一种数据，加快定位服务器出现的各种异常，可以提高服务器的运维效率和维修效率，进而提高服务器运行的稳定性。

技术领域

本发明涉及BIOS和BMC串口数据抓取领域，具体涉及一种通过FPGA抓取BIOS和BMC串口数据的装置及方法。

背景技术

目前BIOS和BMC的串口都是放在主板上，在使用时，需要将主板机箱盖打开，通过治具与其相连。但是在实际应用过程中，当服务器出现一些问题需要找原因和解决方案时，该设计就有了局限性。比如服务器在机架上时，如果场景要求不断电接入串口，那么就需要进行电源切换来将整机下架，然后开机箱盖接入串口，操作不方便，效率很低。

为了解决这种不便，业界比较先进的做法是通过在服务器前面板上设计一个串口接口和一个button，通过button来切换串口接口是接通BIOS还是BMC。前面板空间非常珍贵，额外放置1个button需要占据额外的空间。

发明内容

为解决上述问题，本发明提供一种通过FPGA抓取BIOS和BMC串口数据的装置及方法，无需额外放置button，不占用空间。

本发明的技术方案是：一种通过FPGA抓取BIOS和BMC串口数据的装置，主板上设置FPGA、BIOS和BMC；FPGA上设置第一UART FIFO、第二UART FIFO和输出FIFO；

BIOS的串口与FPGA连接时，第一UART FIFO抓取BIOS串口数据；BMC的串口与FPGA连接时，第二UART FIFO抓取BMC串口数据；

第一UART FIFO、第二UART FIFO分别与输出FIFO通信，第一UART FIFO和第二UARTFIFO所抓取数据通过输出FIFO发送至上位机。

进一步地，FPGA上还设置编码模块；

第一UART FIFO、第二UART FIFO分别通过编码模块与输出FIFO通信；编码模块对第一UART FIFO和第二UART FIFO所抓取数据进行编码，以加入相应标识。

进一步地，输出FIFO为USB FIFO；输出FIFO通过USB接口与上位机通信。

本发明的技术方案还包括一种通过FPGA抓取BIOS和BMC串口数据的装置，配置于上位机端，包括，

数据接收模块：接收FPGA发送来的抓取数据；

数据显示模块：对所接收抓取数据进行显示。

进一步地，还包括，

数据解析模块：对所接收抓取数据进行解析，根据抓取数据标识进行分类；

所述数据显示模块对数据解析模块所分类出的不同抓取数据分类显示。

本发明的技术方案还包括一种通过FPGA抓取BIOS和BMC串口数据的方法，运行于FPGA端，包括以下步骤：

BIOS的串口与FPGA连接时，FPGA上的第一UART FIFO抓取BIOS串口数据；FPGA上的输出FIFO将第一UART FIFO所抓取数据发送至上位机；

BMC的串口与FPGA连接时，FPGA上的第二UART FIFO抓取BMC串口数据；FPGA上的输出FIFO将第二UART FIFO所抓取数据发送至上位机。