[发明专利]面向低功耗应用的抗双节点翻转的D锁存器

说明书

面向低功耗应用的抗双节点翻转的D锁存器，属于集成电路可靠性中的抗核加固领域。解决了传统的抗双节点翻转的D锁存器需耗费较多晶体管、功耗大和敏感节点多，无法满足在低功耗下应用的问题。本发明仅仅使用了32个晶体管就可以实现对两个节点翻转的恢复容错，可有效降低版图面积和功耗；另外，本发明还采用PMOS串联堆栈的方式进行构造，这种串联堆栈的方式可有效降低电路的功耗。本发明主要应用于低功耗中低频电路中。

技术领域

本发明属于集成电路可靠性中的抗核加固领域。

背景技术

高能粒子轰击半导体材料后，会沿着入射轨迹产生大量电荷，敏感节点收集电荷，会引起节点电压扰动。如果敏感节点是组合逻辑电路中的节点，就会引发单粒子翻转的效应。如果敏感节点是时序逻辑电路中的节点，那么节点电压的扰动可能会导致电路的逻辑存储状态发生翻转，也会引发单粒子翻转效应。

单粒子翻转是一种常见的软错误，并且随着集成电路工艺尺寸的缩小，器件尺寸逐步减小，节点电容也随之减小，但是电路工作频率的提升，锁存器受辐射效应的影响也越来越大，单粒子翻转对时序逻辑电路的影响也越来越严重。

在器件电荷收集和共享效应的影响下，单粒子翻转已经由传统的只翻转一个节点逐渐变化为两个节点可以同时被翻转。然而，现有的抗两个节点翻转的抗辐射加固D锁存器需要使用较多的晶体管、较大功耗和较多敏感节点才能实现对所有两个节点翻转的恢复，一般需使用70个晶体管；同时，现有技术中集成电路的操作需要在较低功耗下进行，因此，传统的抗双节点翻转的D锁存器无法满足在低功耗下应用的需求，故亟需提供一种适用于低功耗下应用的抗双节点翻转的D锁存器。

发明内容

本发明是为了解决传统的抗双节点翻转的D锁存器需耗费较多晶体管、功耗大和敏感节点多，无法满足在低功耗下应用的问题，本发明提供了一种面向低功耗应用的抗双节点翻转的D锁存器。

面向低功耗应用的抗双节点翻转的D锁存器，包括12个NMOS晶体管N1至N12 和20个PMOS晶体管P1至P20；

晶体管N12的漏极、晶体管P20的源极、晶体管P16的源极和晶体管P18的源极连接后，作为锁存器的输入信号D的输入端；

晶体管P17的源极和晶体管P19的源极连接后，作为锁存器的输入信号DN的输入端，且输入信号D和输入信号DN相反；

晶体管P20的栅极、晶体管P16至P19的栅极和晶体管N9的栅极连接后，作为锁存器的时钟信号CLK的输入端；

晶体管N12的栅极和晶体管P15的栅极连接后，作为锁存器的时钟信号CLKN的输入端，且时钟信号CLK与时钟信号CLKN相反；

晶体管N12的源极、晶体管P20的漏极、晶体管P15的漏极和晶体管N9的漏极连接后，作为锁存器输出信号Q的输出端，同时，还作为节点Q；

晶体管P5至P12的源极均与电源的正极连接；

晶体管P5的栅极、晶体管N2的栅极、晶体管P9的栅极、晶体管P10的漏极、晶体管P4的源极、晶体管P13的栅极、晶体管N11的栅极和晶体管P19的漏极连接后，作为节点X4；

晶体管P5的漏极、晶体管P6的漏极、晶体管P1的栅极、晶体管N2的源极、晶体管N1的漏极、晶体管N3的栅极、晶体管P3的栅极、晶体管N6的源极、晶体管N5的漏极和晶体管N7的栅极连接后，作为节点X6；

晶体管P6的栅极、晶体管P7的栅极、晶体管P8的漏极、晶体管P2的源极、晶体管N6的栅极、晶体管P14的栅极、晶体管N10的栅极和晶体管P17的漏极连接后，作为节点X2；

晶体管P7的漏极、晶体管P1的源极、晶体管P10的栅极、晶体管P11的栅极、晶体管N4的栅极和晶体管P16的漏极连接后，作为节点X1；