[发明专利]一种量子元胞自动机的广义流水线细胞电路

说明书

本发明公开了一种量子元胞自动机的广义流水线细胞电路，在不改变电路逻辑功能的前提下，通过引入三输入异或逻辑门，在逻辑级上对电路进行优化设计，在量子元胞自动机中实现了一种可实现多位多种逻辑运算的广义流水线细胞电路。相比于传统性能最优的同类5位流水线细胞电路，本发明细胞电路的通用算术单元的面积和延迟分别降低了69.12%和75%，控制单元的面积和延迟分别降低了54.55%和33.33%，本发明细胞电路整体的面积和延迟分别降低了21.30%和21.13%。由此可见，本发明基于XMG设计的量子元胞自动机的广义流水线细胞电路大幅降低了电路设计的开销，对电路设计自动化的发展有较强的实践意义。

技术领域

本发明涉及量子元胞自动机电路设计技术领域，具体是一种可实现多位多种逻辑运算的量子元胞自动机的广义流水线细胞电路。

背景技术

随着传统CMOS工艺的不断发展、芯片集成度的不断提高和器件物理尺寸的不断缩小，纳米级CMOS技术面临着漏电流引起的漏功耗所带来的困扰。在此基础上，纳米技术不断兴起，如DNA逻辑、自旋波器件、量子元胞自动机(Quantum-dot Cellular Automata，QCA)等，QCA具有高集成度、低功耗等特点，被认为是替代CMOS工艺的技术之一。QCA的基本单元是三输入多数门(Majority Gate)和反相器(Inverter)，故而传统的QCA电路设计主要基于这两种逻辑运算符。但是考虑到算术电路包含大量的异或(Exclusive-OR)运算符，且QCA异或门也有学者提出，因此基于三输入多数门、异或门、反相器的QCA设计有望进一步提升QCA性能。

计算机通用算术单元在现代算术电路的设计中起着关键的作用，尤其是涉及到大型流水线细胞电路的设计时，通用算术单元的设计对于整个电路显得尤为重要。以往的设计主要是利用三输入多数门以及反相器设计，面积延迟较高，而且整体结构不够紧凑。本发明基于三输入多数门、异或门以及反相器设计了一款可实现多位多种逻辑运算的QCA广义流水线细胞电路。

发明内容

本发明所要解决的技术问题是，针对现有技术的不足，提供一种可大幅降低电路设计开销的量子元胞自动机的广义流水线细胞电路，其面积和延迟相比于传统性能最优的同类5位流水线细胞电路分别降低了21.30％和21.13％。

本发明解决上述技术问题所采用的技术方案为：一种量子元胞自动机的广义流水线细胞电路，该广义流水线细胞电路分布在由三个电路层构成的电路版图上，该广义流水线细胞电路共有五级，由三十五个通用算术单元和五个控制单元组合而成，每一级包括2N+1个通用算术单元和一个控制单元，N代表级数，N为正整数，N＝1，2，...，5；每一级广义流水线细胞电路中的控制单元位于该级广义流水线细胞电路的最左侧，广义流水线细胞电路中的每一级的每个通用算术单元的一个输出C₀作为同一级的下一个算术单元的输入C₁，每一级广义流水线细胞电路中的所有通用算术单元具有共同的输入X和F_i，每一级广义流水线细胞电路中的所有通用算术单元级联；该广义流水线细胞电路包含五个输入端和两个输出端，其中三个输入端为组合输入，该组合输入的三个输入端中的一个输入端为七位二进制数、一个输入端为十位二进制数、一个输入端为五位二进制数，另外两个输入端均为一位二进制数，两个输出端中的一个输出端为十位二进制数、一个输出端为五位二进制数；

所述的三十五个通用算术单元用于实现多种逻辑操作和运算；每个所述的通用算术单元包括分布在所述的电路版图的第一层上的三个异或逻辑门和五个多数逻辑门，这八个逻辑结点组成了一个所述的通用算术单元；每个所述的通用算术单元的布尔逻辑表达式为：

其中，代表异或逻辑门，“+”表示“或”逻辑；A、B、C、X和C₁、F_i分别代表通用算术单元的输入，S、C₀、D、E分别代表通用算术单元的输出，表示对F_i取反；