[发明专利]基于PCIe接口的加密卡架构、加密卡及电子设备

说明书

本发明涉及芯片设计技术领域，公开一种基于PCIe接口的加密卡架构，包括：PCIe接口模块，包括第一PCIe接口单元和第二PCIe接口单元，第一PCIe接口单元用于输入待加密/解密的数据或输出加密/解密后的数据；加解密模块，包括至少一个用于加密/解密数据的密码芯片，所述密码芯片集成安装于第二PCIe接口单元，所述待加密/解密的数据或加密/解密后的数据经所述第二PCIe接口单元传送；控制模块，用于控制所述密码芯片对所述待加密/解密的数据进行加密/解密运算。本发明的加密卡架构按照最大密码芯片数量进行原型研发，通过调整密码芯片的数量即可快速调整加密卡的算力，快速响应不同应用场景需求。

技术领域

本发明涉及芯片设计技术领域，具体而言，涉及一种基于PCIe接口的加密卡架构、一种加密卡及一种电子设备。

背景技术

随着工业控制智能化程度的提升，需要采集、传输和处理的数据量呈现爆发式增长，亟需大带宽的通信技术和高速数据处理技术。与此同时，数据的安全控制对系统的智能化提升越来越重要，当前保障数据安全的最有效措施是对关键数据进行加解密处理。硬件加密方式具有安全等级高、运算快、批量应用成本低等优点，被广泛应用于工控领域的安全防护。硬件加密的安全性需要基于密码算法、硬件防护等多个技术措施。加密卡和密码芯片是密码算法的主要硬件实现形式，具有安全等级高、运行速度快，规模化应用成本低的优点。高速密码设备是指加解密速度达到Gpbs量级的加密卡和密码芯片，主要应用于加密机、服务器、视频监控等数据流量大的应用场景。现有的Gpbs量级的加密卡和密码芯片多为单一密码算法，通常采用USB、SPI等低速通信接口，数据加解密运算量有限且多为固定值，可兼容的应用场景较少；而且产品系列化过程中研发周期长(研发周期长的主要原因是从产品规格参数到产品定型的时间比较长)，无法快速响应多变的应用需求。

发明内容

本发明的目的是提供一种基于PCIe接口的加密卡架构及加密卡，以解决上述的加密卡兼容的应用场景少、无法快速响应多变的应用需求的问题。

为了实现上述目的，本发明第一方面提供一种基于PCIe接口的加密卡架构，包括：

PCIe接口模块，包括第一PCIe接口单元和第二PCIe接口单元，所述第一PCIe接口单元用于输入待加密/解密的数据或输出加密/解密后的数据；

加解密模块，包括至少一个用于加密/解密数据的密码芯片，所述密码芯片集成安装于所述第二PCIe接口单元，所述待加密/解密的数据或加密/解密后的数据经所述第二PCIe接口单元传送；

控制模块，用于控制所述密码芯片对所述待加密/解密的数据进行加密/解密运算，并控制所述第一PCIe接口单元将加密/解密后的数据输出。

进一步地，还包括：

存储模块，包括第一存储单元和第二存储单元，所述第一存储单元用于存储加密卡的程序指令，所述第二存储单元用于存储所述待加密/解密的数据和加密/解密后的数据；

所述控制模块还用于控制所述待加密/解密的数据从所述第二存储单元经所述第二PCIe接口单元传送至所述密码芯片；以及控制加密/解密后的数据经所述第二PCIe接口单元返回所述第二存储单元。

进一步地，还包括：

时钟模块，用于产生时钟信号，并将所述时钟信号等效传输至每一密码芯片；所述控制模块还用于控制所述时钟模块产生所述时钟信号。

进一步地，所述时钟模块包括：

时钟源，用于产生频率和相位稳定的时钟信号；

分频电路，用于接收所述控制模块的控制信号，根据所述控制信号调制所述时钟信号的频率和相位；

时钟路径，用于将所述时钟信号等效传输至每一密码芯片。