[发明专利]使用部分重配置对现场可编程门阵列进行编程的改进的过程

说明书

对现场可编程门阵列(FPGA)数字电子集成电路(IC)或支持部分重配置的其他IC即具有可重配置分区和可在每个可重配置分区中配置的原语变体的特定FPGA进行编程包括：在将配置比特流写入FPGA之前，编译和存储用于可在该特定FPGA上实现的不同原语函数的原语比特流；在图形用户界面中接收输入，以连接表示要在该特定FPGA上实现的算法的功能逻辑的图形块，该图形块与可重配置逻辑有关；自动确定原语函数的包括与该图形块相对应的特定原语函数的子集；从数字存储装置获取原语比特流的与原始函数的该子集相对应的子集；使用部分重配置操作，将原语比特流的该子集写入该特定FPGA。

技术领域

本公开的一个技术领域是现场可编程门阵列(FPGA)集成电路(IC)和其他类型的可编程IC的编程。另一个技术领域是FPGA编程领域的部分重配置(PR)。

背景技术

本节中描述的方法是可能执行的方法，但不一定是先前已经设想或执行的方法。因此，除非另有说明，否则不应将本节中描述的任何方法仅因为其包括在本节中就将其视为现有技术。

现场可编程门阵列(FPGA)集成电路是具有可配置逻辑块(CLB)矩阵的半导体器件，其中的CLB可被配置为产生不同的复杂数字电路。CLB经由跨越FPGA区域的可编程互连器而连接。FPGA还可包括随机存取存储器、数字信号处理器(DSP)片或其他逻辑元件。CLB可被配置为产生逻辑运算诸如AND和XOR，然后与FPGA上的其他逻辑元件串联和/或并联耦接，以产生指定的数字电路。

FPGA配置使用诸如Verilog或VHDL的硬件描述语言(HDL)来描述。使用专用软件来编译用HDL编写的程序，以生成包含用于特定目标FPGA的配置信息的比特流。VIVADO是一种示例性集成设计环境，可用于编写和编译HDL设计以生成用于Xilinx FPGA的比特流。

FPGA已被证明具有实现高速DSP或高度并行DSP算法的强大功能。FPGA可例如从Xilinx,Inc.商购获得。FPGA使得创建可重配置的数字电子产品成为可能。一个示例是由Liquid Instruments Pty Ltd开发的Moku:Lab。但是，目前用于对FPGA进行编程的技术存在若干缺点。

对FPGA进行编程通常需要专门的知识，这些知识可能需要很长时间才能掌握。编译工具常常只能从FPGA的制造商或供应商获得，并且具有这些芯片特有的接口。用户必须花时间安装和学习这些工具。开发时间可能很长，具体取决于复杂性。此外，编译所完成的程序(包括进行设计更改或整个开发)的时间可能在几分钟到几小时之间，具体取决于复杂性。如今的开发人员所面对的是对FPGA程序的相对简单的更改，他们不希望在加载到FPGA之前等待数小时才能重新编译和递送整个比特流。

基于这些问题，需要改进的FPGA编程技术，并且长期以来都存在尚未满足的对能够大幅缩短FPGA程序编译时间的方法的特殊需求。

发明内容

所附权利要求可以用作本发明的概述。

附图说明

在附图中：

图1示出了可用于实现示例的示例性分布式计算机系统。

图2示出了根据实施方案的示例性计算实施方案。

图3A示出了利用部分重配置的FPGA的示例性系统架构。

图3B示出了复杂DSP算法的示例，该复杂DSP算法可使用IDE的GUI来设计以选择表示信号处理电路的功能块并以图形方式连接这些功能块。

图3C示出了在图3A的架构内实现图3B的示例。

图3D示出了前述架构的一种变型，其中低级PR模块是次要特征。

图4示出了另一种架构变型，其中将仪器分为两类：测量或监视仪器，以及信号生成或控制器仪器。