[发明专利]通过后处理对扩展频谱时钟/频率进行的频谱整形

说明书

一种集成电路(100)。集成电路(100)包括时基发生器(102)和耦合到时基发生器(102)的开关模式直流‑直流(DC‑DC)转换器(104)。时基发生器(102)包括线性反馈移位寄存器(LFSR)(110)和逻辑电路，线性反馈移位寄存器(LFSR)(110)具有输出，逻辑电路包括第一逻辑反相器、第一与逻辑门和第一复用器。第一逻辑反相器具有的输入耦合到LFSR(110)的输出的最高有效位。第一与逻辑门具有的第一输入耦合到LFSR(110)的输出的第二最高有效位，并且具有的第二输入耦合到第一逻辑反相器的输出。第一复用器的选择器输入耦合到第一与逻辑门的输出。

背景技术

直流-直流(DC-DC)转换器在电子设备中有着广泛的应用。例如，DC-DC转换器用于移动电子设备中，以将电池功率转换为设备中不同芯片(显示驱动器、相机外围设备、数字处理器、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、接口设备，振动设备等)指定的不同电压电平。一些DC转换器接收输入DC电压并将其降低到较低的DC电压。一些DC转换器接收输入DC电压并将其升高到较高的DC电压。一些DC转换器可配置或可控制以升高和降低DC电压。在某些情况下，这些DC-DC转换器的操作基于切换电路操作模式，并且因此这些开关模式DC-DC转换器依赖于用以控制开关频率的时基发生器。

发明内容

根据本公开的至少一个示例，一种集成电路包括时基发生器和耦合到时基发生器的开关模式直流-直流(DC-DC)转换器。时基发生器包括具有输出的线性反馈移位寄存器(LFSR)以及逻辑电路。该逻辑电路包括第一逻辑反相器、第一与逻辑门和第一复用器，其中第一逻辑反相器具有的输入耦合到LFSR的输出的最高有效位，其中第一与逻辑门具有的第一输入耦合到LFSR的输出的第二最高有效位，并且具有的第二输入耦合到第一逻辑反相器的输出，其中第一复用器的选择器输入耦合到第一与逻辑门的输出，第一复用器的第一输入耦合到LFSR的输出的第二最高有效位，并且第一复用器的第二输入耦合到逻辑低源。

根据本公开的至少一个示例，一种系统包括集成电路，该集成电路包括时基发生器和开关模式直流-直流(DC-DC)转换器，该开关模式DC-DC转换器耦合到时基发生器，并且被配置成基于由时基发生器生成的时基输出DC功率。时基发生器包括：线性反馈移位寄存器(LFSR)，该线性反馈移位寄存器被配置成输出用以扩展时基频率的时基控制字；逻辑电路，该逻辑电路具有的输入耦合到LFSR，并且该逻辑电路被配置成修改时基控制字的所选值；以及时基信号发生器，其耦合到LFSR和逻辑电路，其中时基信号发生器被配置成基于从LFSR和从逻辑电路接收到的时基控制字来生成时基发生器的时基。

根据本公开的至少一个示例，一种操作开关模式直流-直流(DC-DC)转换器的方法包括：从线性反馈移位寄存器输出时基控制字，该线性反馈移位寄存器被配置成产生不同时基控制字值的序列，其中时基控制字包括位；以及通过逻辑电路接收时基控制字。该方法还包括：基于由逻辑电路确定时基控制字具有的值处于中心范围值内，由逻辑电路转变时基控制字的值；基于由逻辑电路确定时基控制字具有的值处于中心范围值外；由逻辑电路保持时基控制字的值不变；以及由逻辑电路输出时基控制字。该方法还包括：由时基信号发生器基于逻辑电路输出的时基控制字生成时基；以及基于时基对开关模式DC-DC转换器进行开关。

根据本公开的至少一个示例，一种集成电路包括时基发生器和耦合到时基发生器的开关模式直流-直流(DC-DC)转换器。时基发生器包括：线性反馈移位寄存器(LFSR)，该线性反馈移位寄存器被配置成生成时基控制字值的伪随机序列；频谱整形后处理组件，该频谱整形后处理组件耦合到LFSR并且被配置成适应性调整时基控制字值中的至少一些；以及时基信号发生器，该时基信号发生器耦合到LFSR并且耦合到频谱整形后处理组件，其中时基信号发生器被配置成基于从LFSR和从频谱整形后处理组件接收到的时基控制字来生成时基发生器的时基，其中频谱整形后处理组件对时基控制字值中的一些的适应性调整调节时基信号发生器以产生预定义的时基频谱。