[发明专利]改善嵌入在主体结构中的集成组件的连接性的方法和系统

说明书

本公开涉及用于改善嵌入式组件的连接性的系统和方法。具体地，本公开涉及用于使用增材制造通过以下改善嵌入式组件与主体结构和/或其它嵌入式组件的连接性的系统和方法：可选择地桥接由于制造偏差和内在公差而在所述嵌入式组件或装置与所述主体结构之间以及在一个嵌入式组件与多个其它嵌入式组件之间自然形成的间隙。

背景技术

本公开涉及用于改善嵌入式组件的连接性的系统和方法。具体地，本公开涉及用于使用增材制造通过以下改善嵌入式组件与主体结构和/或其它嵌入式组件的连接性的系统和方法：可选择地桥接在一个或多个嵌入式装置与主体结构之间以及在一个嵌入式装置与多个其它嵌入式装置之间形成的间隙。

增材制造为生产包含复合材料的机械组件提供了机会，此外，随着增材制造行业中导电材料的普及，需要将第三方制造的组件嵌入正在制造的结构中。这些导电材料可以是电气、热学、声学和/或光学的。

例如，最先进的芯片嵌入技术已成为制作复杂电子器件的必要条件。由于对传感器的不同需求，变得迫切需要由微型化和优化封装驱动的具有嵌入式传感器的新应用；因为嵌入具有大量互连及更多互连的芯片会增加复杂性。

考虑到批量生产制造方法以及最终产品(嵌入式组件(例如，IC 200)以及用于其嵌入的插槽或位点)的最终大小变化，在嵌入位点的壁与被嵌入的组件之间将始终存在间隙。此间隙需要密封，以便防止嵌入式组件变得松动，或者如果需要特殊结构(如电气互连线、散热线、光纤或机械换能线)从包封嵌入式组件的盒行进到嵌入式组件，则需要位于间隙中的支撑件，否则通过增材制造沉积的线可能会断裂或非常细，从而导致缺少期望的功能，例如在集成电路或电子传感器的情况下，这可能会导致电导率损失或由于减小的金属厚度而具有非常高的电阻(参见例如图3C、3D)。

本公开旨在克服上述问题中的一个或多个问题。

发明内容

在各个实施例中，公开了用于使用增材制造通过桥接在嵌入式组件与主体结构之间形成的间隙改善所述嵌入式组件与所述主体结构和/或其它集成电路的热学、电气、光学、声学和机械连接性的系统和方法。所述嵌入式组件可以是例如在某种程度上需要电气、声学、光学、热学、机械等连接性的微型开关、传感器、压电材料、透镜、集成电路、发光二极管等或其组合。

在一个实施例中，本文提供了一种用于增加主体结构中的嵌入式组件的连接性的方法，所述方法可在增材制造系统中实施，所述方法包括：提供具有顶部表面的所述主体结构，所述主体结构包括具有孔壁和孔底的孔，所述孔被配置成收纳并容纳第一嵌入式组件(例如，IC)；将具有顶表面、底表面和周界的要嵌入的第一组件定位在所述孔内，由此嵌入所述第一组件；检查所述第一嵌入式组件；确定所述孔壁与所述第一嵌入式组件的所述周界之间的间隙；以及如果所述孔壁与所述嵌入式组件的所述周界之间的所述间隙大于预定间隙阈值但小于桥接阈值，则使用所述增材制造系统，在所述嵌入式组件的所述周界与所述主体结构的邻近所述孔壁的所述顶部表面之间添加桥接构件。

在另一个实施例中，所述增材制造系统进一步包括：处理腔室；光学模块、机械模块和声学模块中的至少一个；其中光学模块、机械模块和所述声学模块中的所述至少一个包括与非易失性存储器通信的处理器，所述非易失性存储器包含处理器可读介质，所述处理器可读介质上具有可执行指令集，所述可执行指令集被配置成在被执行时使所述处理器：捕获具有所述第一嵌入式组件的所述主体结构的图像；测量所述孔壁与所述第一嵌入式组件的所述周界之间的间隙；将测得的间隙与所述预定间隙阈值进行比较；将所述测得的间隙与所述桥接阈值进行比较；如果所述测得的间隙大于所述间隙阈值但小于所述桥接阈值，则指示操作者和所述增材制造系统中的至少一个在所述第一嵌入式组件的周界壁与所述主体结构的邻近所述孔壁的所述顶部表面之间添加桥接构件；否则如果所述测得的间隙小于所述间隙阈值，则防止所述增材制造系统在所述第一嵌入式组件的所述周界与所述主体结构的邻近所述孔壁的所述顶部表面之间添加桥接构件；否则如果所述测得的间隙大于所述间隙阈值且大于所述桥接阈值，则致动警报。