[发明专利]集成电路中的薄膜电阻器及其制造方法

说明书

一种在集成电路(IC)结构中制造薄膜电阻器(TFR)模块的方法。TFR沟槽可形成于氧化物层中。可在该结构上方沉积电阻TFR层并使其延伸到沟槽中。可通过CMP移除TFR层在沟槽外部的部分以限定TFR元件，该TFR元件包括横向延伸的TFR底部区域和从横向延伸的TFR底部区域向上延伸的多个TFR脊。可进行至少一次CMP以移除全部或部分的氧化物层以及TFR脊的至少部分高度。然后，可在TFR元件的相对端部区域上方形成一对间隔开的金属互连件，其中每个金属互连件与各自的向上延伸的TFR脊接触，从而经由TFR元件限定金属互连件之间的电阻器。

相关专利申请

本申请要求于2018年6月21日提交的共同拥有的美国临时专利申请号62/688,132的优先权，出于所有目的，其全部内容通过引用结合在本申请中。

技术领域

本公开涉及薄膜电阻器(TFRs)，特别涉及具有顶部金属互连件(例如，铝互连件)的镶嵌式TFR模块，以及制造此类TFR模块的方法。

背景技术

半导体集成电路(IC)通常包括用于连接IC的各种组件(称为互连件)或线路后端(BEOL)元件的金属化层。铜由于它的低电阻率且高抗电迁移性而通常比铝更优选。然而，铜互连件通常难以通过用于铝互连件的传统光致抗蚀剂掩蔽和等离子体蚀刻来制造。

在IC上形成铜互连件的一种已知技术称为增材图案化，有时称为镶嵌工艺，其涉及传统的金属嵌补技术。所谓的镶嵌工艺可包括图案化电介质材料，诸如二氧化硅，或氟代硅酸盐玻璃(FSG)，或具有开口沟槽的有机硅酸盐玻璃(OSG)，其中铜或其他金属导体应该在其中。沉积铜扩散阻挡层(通常为Ta，TaN或两者的双层)，然后沉积铜晶种层，然后例如使用电化学镀覆工艺进行批量铜填充。然后可使用化学机械平面化(CMP)工艺来去除任何过量的铜和阻挡层，并且因此可称为铜CMP工艺。保留在沟槽中的铜用作导体。然后通常将电介质阻挡层(例如SiN或SiC)沉积在晶片上，以防止铜腐蚀并改善器件可靠性。

随着更多的特征被封装到单独的半导体芯片中，越来越需要将无源组件(诸如电阻器)封装到电路中。可以通过离子注入和扩散来创建一些电阻器，诸如多晶硅电阻器。然而，此类电阻器通常在电阻值上具有高的变化，并且还可以具有随温度急剧变化的电阻值。已在工业中引入了一种构造集成电阻器(称为薄膜电阻器(TFR))的新方法以改善集成电阻器性能。已知的TFR通常由例如SiCr(硅-铬)，SiCCr(硅-碳化硅-铬)，TaN(氮化钽)，NiCr(镍-铬)，AlNiCr(铝掺杂的镍-铬)或TiNiCr(钛-镍-铬)形成。

图1示出了使用常规方法实施的两个示例性TFR 10A和10B器件的剖视图。常规TFR10A和10B器件的制造通常需要三个添加的掩膜层。使用第一添加的掩膜层来形成TFR头部12A和12B。使用第二添加的掩膜层来形成TFR 14A和14B。使用第三添加的掩膜层来形成TFR通孔16A和16B。如图所示，TFR 12A和12B分别横跨TFR头部12A和12B的顶部和底部形成，但在每种情况下通常需要三个添加的掩膜层。

图2示出了包括根据美国专利9,679,844的教导形成的示例TFR 30的已知IC结构的剖视图，其中可以使用单个添加的掩模层和镶嵌工艺来创建TFR 30。TFR膜34(在该示例中为SiCCr膜)可以沉积到图案化到先前处理的半导体衬底中的沟槽中。如图所示，SiCCr膜34被构造为导电(例如，铜)TFR头32之间的电阻器，具有包括电介质层36(例如SiN或SiC)的上覆电介质区域和形成在SiCCr膜34上的电介质盖区域38(例如，SiO₂)。可以进一步处理包括TFR 30的IC结构，以用于典型的Cu(铜)互连工艺(BEOL)，例如下一水平的通孔和沟槽。可例如使用连接到铜TFR头部32的典型的铜通孔40将TFR 30与电路的其他部件连接。