[发明专利]移位寄存器单元及驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器单元，包括输入端、第一移位寄存器子单元和第二移位寄存器子单元；其中，

所述第一移位寄存器子单元包括第一输出端，且与所述输入端连接以接收输入信号，所述第一移位寄存器子单元配置为根据所述输入信号在所述第一输出端输出第一输出信号；

所述第二移位寄存器子单元包括第二输出端，且与所述输入端连接以接收所述输入信号，所述第二移位寄存器子单元配置为根据所述输入信号在所述第二输出端输出第二输出信号；

所述第一移位寄存器子单元包括第一输入电路和第一输出电路；其中，所述第一输入电路与所述输入端和第一节点连接，且配置为响应于第一时钟信号将所述输入信号输入至所述第一节点；所述第一输出电路与所述第一节点和所述第一输出端连接，且配置为在所述第一节点的电平的控制下，将所述第一输出信号输出至所述第一输出端；

所述第二移位寄存器子单元包括第二输入电路和第二输出电路；其中，所述第二输入电路与所述输入端和第四节点连接，且配置为响应于第一时钟信号将所述输入信号输入至所述第四节点；所述第二输出电路与所述第四节点和所述第二输出端连接，且配置为在所述第四节点的电平的控制下，将所述第二输出信号输出至所述第二输出端；其中，所述第一输出信号的脉冲部分和所述第二输出信号的脉冲部分在时间上至少部分重叠。

2.根据权利要求1所述的移位寄存器单元，其中，

所述第一输入电路包括第一输入晶体管，其中，所述第一输入晶体管的栅极与第一时钟信号端连接以接收所述第一时钟信号，所述第一输入晶体管的第一极与所述输入端连接以接收所述输入信号，所述第一输入晶体管的第二极与所述第一节点连接；

所述第一输出电路包括第一输出晶体管和第一存储电容，其中，所述第一输出晶体管的栅极与第三节点连接，所述第一输出晶体管的第一极与所述第一输出端连接，所述第一输出晶体管的第二极与第二时钟信号端连接以接收第二时钟信号；所述第一存储电容的第一端与所述第一输出晶体管的栅极耦接，所述第一存储电容的第二端与所述第一输出晶体管的第一极耦接。

3.根据权利要求1或2所述的移位寄存器单元，其中，所述第一移位寄存器子单元还包括第一控制电路和输出降噪电路；

所述第一控制电路与第二节点连接，且配置为响应于所述第一节点的电平和第一时钟信号控制所述第二节点的电平；

所述输出降噪电路与所述第一输出端连接，且配置为在所述第二节点的电平的控制下，对所述第一输出端降噪。

4.根据权利要求3所述的移位寄存器单元，其中，所述第一控制电路包括第一晶体管和第二晶体管；其中，

所述第一晶体管的栅极与所述第一节点连接，所述第一晶体管的第一极与第一时钟信号端连接以接收所述第一时钟信号，所述第一晶体管的第二极与所述第二节点连接；

所述第二晶体管的栅极与所述第一时钟信号端连接以接收所述第一时钟信号，所述第二晶体管的第一极与第一电压端连接以接收第一电压，所述第二晶体管的第二极与所述第二节点连接。

5.根据权利要求3所述的移位寄存器单元，其中，所述输出降噪电路包括第三晶体管和第一电容；其中，

所述第三晶体管的栅极与所述第二节点连接，所述第三晶体管的第一极与第二电压端连接以接收第二电压，所述第三晶体管的第二极与所述第一输出端连接；

所述第一电容的第一端与所述第二节点耦接，所述第一电容的第二端与所述第三晶体管的第一极耦接。

6.根据权利要求3所述的移位寄存器单元，其中，所述第一移位寄存器子单元还包括第一节点降噪电路；其中，

所述第一节点降噪电路与所述第一节点和所述第二节点连接，且配置为在所述第二节点的电平和第二时钟信号的控制下，对所述第一节点降噪。